具有三层复合结构的P型硅外延片制备工艺研究

对10.16 cm(4英寸)三层复合结构P型硅外延片的制备工艺进行了研究。利用PE-2061S型桶式外延炉,在重掺硼的硅衬底上采用化学气相沉积的方法成功制备P~-/P~+/P/P~+型硅外延层。通过FT-IR(傅里叶变换红外线光谱分析)、C-V(电容-电压测试)、SRP(扩展电阻技术)等测试方法对各层外延的电学参数以及过渡区形貌进行了测试,最终得到结晶质量良好、厚度不均匀性<3%、电阻率不均匀性<3%、各界面过渡区形貌陡峭的P型硅外延片,可以满足器件使用的要求。     

改革硅平面晶体管常规工艺的研究

选用超高频小功率晶体管3DG15做工艺研究实验.实验的方法、结果及其分析如下.一、实验方法及结果1.基区低温氧化及硼扩散采用N/N~+型硅外延片:外延层厚度d外=9μ,电阻率ρ外=0.3～0.5Ω·cm,层错密度N层≤300个/cm~2.取Ⅰ、Ⅱ两批片,Ⅰ批片按常规工艺条件氧化,Ⅱ批片接改革工艺条     

对n型Si外延片表面处理方法的研究

Si外延片是制造半导体器件和集成电路最常用的半导体材料。外延层电阻率是外延片最重要的参数之一,它直接影响器件的性能。简要分析了自动汞探针C-V测试仪测量电阻率前进行表面处理的原因,研究了不同的表面处理方法对电阻率测试结果的影响,发现对于外延层的电阻率ρ>1Ω.cm的n型Si外延片,采用紫外光(UV)表面处理是一种合适的表面处理方法,该方法应用于实际生产测试过程。     

三探针法测量硅外延材料电阻率的局限性

近来发现某些管芯失效的原因之一,是由于三探针击穿电压法给出的外延层电阴率数据与实际外延层电阻率数据不符而造成的.对此问题,我们利用美国SSM公司的ASR-100c/z自动扩展电阻探针对三探针测量过的外延材料进行了对比测量.分析讨论了三探针法的测量局限性.特别就大家容易忽视的“穿通”现象进行了讨论,同时亦介绍了采用扩展电阻法测试硅外延材料电阻率分布的优越性.     

在双极型集成电路生产中高阻外延的问题

在双极型集成电路生产中,某些品种的电路,特别是线性电路,要求其外延层的电阻率为1.0～7.0Ω·cm,通称为高阻外延层。 在生产实践中,我们发现,使用在水平反应室内用SiCl_4+H_2热还原法生长的n型高阻外延层制造管芯时,有些片子可以制出合格的     

外延层电阻率四探针与C－V测试的差异及校正

采用四探针与C－V两种测试仪器，对同一参数的外延片电阻率进行测试，测试结果表明，用四探测针试外延陪片和C－V测试处延片，测得的外延电阻率存在差异。分析造成差异的原因，得出了符合要求的校正系数。     

用于先进CMOS电路的150mm硅外延片外延生长

随着大规模和超大规模集成电路特征尺寸向亚微米、深亚微米发展,下一代集成电路对硅片的表面晶体完整性和电学性能提出了更高的要求.与含有高密度晶体原生缺陷的硅抛光片相比,硅外延片一般能满足这些要求.该文报道了应用于先进集成电路的150mm P/P+CMOS硅外延片研究进展.在PE2061硅外延炉上进行了P/P+硅外延生长.外延片特征参数,如外延层厚度、电阻率均匀性,过渡区宽度及少子产生寿命进行了详细表征.研究表明:150mm P/P+CMOS硅外延片能够满足先进集成电路对材料更高要求,     

6英寸高均匀性P型硅外延片的工艺研究

主要进行了6英寸(152.4 mm)高均匀性P型硅外延片的生产工艺研究。利用PE-2061S型桶式外延炉,在重掺硼的硅衬底上化学气相沉积P/P+型硅外延层。通过流场调节工艺、基座包硅工艺、变流量解吸工艺、两步生长工艺等关键工艺的改进,对非主动掺杂效应进行了有效抑制,利用FTIR(傅里叶变换红外线光谱分析)、C-V(电容-电压测试)、SRP(扩展电阻技术)等测试方法对外延层的电学参数以及过渡区形貌进行了测试,得到结晶质量良好、厚度不均匀性<1%、电阻率不均匀性<1.5%的6英寸P型高均匀性硅外延片,各项参数均可以达到器件的使用要求。     

用于先进 CMOS电路的 150 mm硅外延片外延生长

随着大规模和超大规模集成电路特征尺寸向亚微米、深亚微米发展,下一代集成电路对硅片的表面晶体完整性和电学性能提出了更高的要求.与含有高密度晶体原生缺陷的硅抛光片相比,硅外延片一般能满足这些要求.该文报道了应用于先进集成电路的150mmP/P+CMOS硅外延片研究进展.在PE2061硅外延炉上进行了P/P+硅外延生长.外延片特征参数,如外延层厚度、电阻率均匀性,过渡区宽度及少子产生寿命进行了详细表征.研究表明:150mmP/P+CMOS硅外延片能够满足先进集成电路对材料更高要求,     

瞬态电压抑制器的减压外延工艺研究

瞬态电压抑制器是用于保护高频电路电压瞬变和浪涌防护的半导体器件,由低击穿电压的雪崩二极管和低电容二极管组成。低电容二极管需要在高掺杂的P型衬底上生长近似本征的超高电阻率的N型外延层。该工艺面临的难点在于如何减少P型自掺杂并稳定控制外延层的电阻率。文章利用扩展电阻测试方法重点研究了8英寸化学气相外延减压工艺中工艺参数对外延层质量的影响和对图形畸变的影响。     

低电容TVS重掺硼衬底上N型高阻外延生长

低电容TVS广泛用于高频电路的电压瞬变和浪涌防护,它由低击穿电压的雪崩二极管与低电容的导引二极管组合而成,其中的低电容导引二极管需要在重掺杂的P型衬底上生长近似本征的超高电阻率的N型外延层,抑制重掺P型衬底的自掺杂效应是高阻N型外延生长的重要挑战。本文采用高温烘烤、低温周期性变速H2赶气等技术使得重掺B衬底的自掺杂效应得到抑制,并在外延工艺时采用N型外延覆盖层,最终实现了在重掺硼衬底上生长电阻率大于150Ωcm的N型高阻外延层,使得TVS产品8寸工厂量产。     

用高频电容法测量P／P外延层电阻率

高频电容法是测量P／P~+外延层电阻率的一种简单易行的新方法。这种方法，直接利用同质均匀掺杂外延层电阻率ρ与空间电荷电容Cs（势垒电容）平万的倒数关系，通过测量势垒电容Cs，直接得到P／P~+外延层的电阻率ρ。从而实现对P／P~+外延片的生产第艺过程，进行监控测试。这种方法，不但测试过程简单，而且，不损伤外延层。它既可以在国外仪器上完成，又可以在国内仪器上完成，适用于我国一般IC单位。在国外仪器上，测量范围为2．20×10~(－4)Ω·cm～1．95×10~5Ω·cm，测量误差为±0．02％：在国内仪器上，电阻率测量范围为1．0×10~(－3)Ω·cm～1．0×10~5Ω·cm，测量误差为±2％。     

BCD工艺的外延层最佳参数选择

智能功率集成电路SPIC是把低压控制和功率输出集成在同一芯片上,在电路内部实现具有防止短路,过载,高温和过大功率等功能.对于较低电压使用的SPIC,通常采用PN结隔离技术,集成双极型的CMOS和DMOS的器件结构,即所谓BCD技术,在工艺上就要实现双极型,CMOS和DMOS的工艺兼容.在这个兼容工艺中,选择外延层电阻率和厚度是个     

P型外延电阻率表面态的研究

P型硅外延材料是制备微波功率器件的关键基础材料,其电阻率的一致性直接影响器件的性能和可靠性。研究通过对Si、N、B 3种元素进行电负性对比,结合P型外延片电容-电压法(CV法)测试波动和纵向载流子分布(SRP)比较分析,确定了造成P型外延电阻率波动的主要原因,并通过对表面态的控制找到解决方案。     

外延片夹层电压数学模型推导

讨论了外延片的外延层电阻率、衬底电阻数、探针接触电阻、外延层纵向电阻与夹层电压之间的关系，推导了一种全新的二探针法测量外延夹层电压的数学公式，从而为计算外延片夹层电压提供了理论依据。     

对通隔离中硼自掺杂的影响

一、引言在双极型集成电路生产中,为了提高电路速度,采用了薄层外延,对通隔离和浅结扩散工艺。对通隔离的下隔离是作在外延之前的,因此在外延生长过程中有硼的自掺杂问题。在生产实践中发现,如果对硼的自掺杂不加以控制,将产生两种不良后果:外延层电阻率难以控制;自掺杂严重时电路低电平上升,电路速度下降,甚至不合格。本文探讨造成这些不良     

300 mm直径硅外延片均匀性控制方法

随着摩尔定律的逐步实现,大直径硅片的应用规模逐渐扩大,然而,大直径硅外延片的片内均匀性成为了外延的主要问题之一.使用具有五路进气结构的单片外延炉生长300 mm直径硅外延片.相对于传统的三路进气结构,五路进气可以分别对硅片表面的5个区域的气流进行调节,实现单独分区调控,从而提升了外延层厚度均匀性的可调性.实验中,采用两步外延方法,进一步提升了片内电阻率均匀性.通过对工艺参数进行优化,300 mm硅外延片的外延层厚度不均匀性达到0.8％,电阻率不均匀性为1.62％(边缘排除5 mm),成功提升了300 mm直径硅外延片的外延层厚度和电阻率均匀性控制水平.     

4H-SiC MESFET结构外延生长技术

利用热壁式CVD技术生长4H-SiC MESFET结构外延材料,TMA和氮气分别用作p型和n型掺杂源.外延层厚度使用SEM进行表征,SIMS及汞探针C-V用作外延层掺杂浓度测试.通过优化生长参数,成功生长出高质量的MESFET结构外延材料并获得陡峭的过渡掺杂曲线,并给出了部分器件测试结果.     

4H-SiC MESFET结构外延生长技术

利用热壁式CVD技术生长4H-SiC MESFET结构外延材料,TMA和氮气分别用作p型和n型掺杂源.外延层厚度使用SEM进行表征,SIMS及汞探针C-V用作外延层掺杂浓度测试.通过优化生长参数,成功生长出高质量的MESFET结构外延材料并获得陡峭的过渡掺杂曲线,并给出了部分器件测试结果.     

用混合源法生长突变浓度分布的硅外延层

业已用一定比例的SiH_4/SiCl_4混合源,生长了突变浓度分布的N/N~+和P/N/N~+层.发现混合源生长外延层的N~+-N过渡区宽度以及N-P之间的补偿区宽度均窄于用SiH_4或SiCl_4单一源生长的情况.