阶梯掺杂P柱区二维类超结LDMOS的研究

提出了一种阶梯掺杂P柱区二维类超结LDMOS结构。漂移区采用P/N柱交替掺杂的方式形成纵向类超结。漂移区的P柱采用掺杂浓度从源端到漏端逐渐变低的变掺杂结构。这种变掺杂P柱区的引入对衬底辅助耗尽效应所带来的电荷不平衡问题进行了调制,使得漂移区可以充分耗尽,提高了耐压。P区变掺杂可以提高N区浓度,降低了导通电阻。与常规二维类超结LDMOS结构相比,击穿电压提高了30%,导通电阻下降了10.5%,FOM提升了87.6%,实现了击穿电压与导通电阻的良好折中。     

具有分段P型埋层的Triple-RESURF LDMOS

提出了一种具有分段P型埋层的Triple-RESURF LDMOS(SETR LDMOS)。该结构将传统Triple-RESURF LDMOS(TR LDMOS)中均匀掺杂的P埋层漏端一侧做分段处理,使漂移区中P型杂质从源端到漏端呈现出近似阶梯掺杂的分布。这种优化能够平衡漏端底部剧烈的衬底辅助耗尽效应,提升器件的耐压性能;同时,器件正向导通状态下,对电流的传输路径也没有形成阻碍,能够维持较低的比导通电阻。流片结果表明,在漂移区长度均为65μm的情况下,SETR LDMOS的击穿电压能达到813 V,比传统TR LDMOS的击穿电压高51 V,且比导通电阻维持在7.3Ω·mm²。     

两级非平衡超结SOILDMOS高压器件

针对SOI功率集成电路,提出一种具有两级非平衡超结的SOI LDMOS高压器件。新结构通过调节超结的掺杂浓度,在漂移区形成两级超结结构。在器件反向耐压时,源端的超结n区被快速耗尽,过剩的p型电荷可以降低源端的峰值电场,同时提高漂移区中部的电场;而漏端的超结p区被快速耗尽,过剩的n区与n型外延层共同提供补偿电荷,这种阶梯分布的电荷补偿进一步优化了横向电场分布。这种两级非平衡超结结构缓解了横向超结器件中的衬底辅助耗尽效应,可提高器件的耐压。三维器件仿真结果表明,在漂移区长度为15μm时,该器件的耐压达到300V,较常规的超结器件和具有缓冲层的超结器件分别提高122%和23%。     

衬底浮空N 环高压器件新结构与击穿电压模型

提出带有衬底重掺杂N 环的高压器件新结构,称为FR LDMOS。在衬底中引入高掺杂N 环,漏极偏压由环结和漂移区主结分担,降低了主结电场,纵向击穿特性获得显著改善。基于柱坐标Poisson方程,建立击穿电压模型。结果表明：FR LDMOS较常规器件击穿电压提高56%。     

150 V电荷耦合功率MOSFET的仿真

电荷耦合是适用于中等电压功率MOSFET设计的先进设计理念之一,该设计思想旨在改善器件阻断态下的电场分布从而提高耐压。针对150 V电荷耦合功率MOSFET双外延漂移区(分别为电荷耦合区N1区与非耦合区N2区)电荷匹配问题进行了仿真优化研究,结果表明:N1区和N2区浓度分别约为2.2×1016cm-3和4.5×101 5cm-3时,电场分布更加均匀、耐压更高,且比导通电阻仅为1.306 mΩ·cm2,即击穿电压和比导通电阻间达到最佳匹配。同时,还针对器件不同槽深进行了静态特性和动态特性的整体仿真优化研究,结果表明:槽深在7~9μm时,器件满足耐压要求且击穿电压随双漂移区掺杂浓度匹配程度变化较为平稳。最后,优化结构与传统槽栅MOSFET相比,其栅漏电容和栅电荷大幅降低,器件优值降低了约87%。     

新型具有低比导通电阻的多超结功率器件结构

提出一种新型多超结LDMOS功率器件,通过在横向和和纵向P柱区与N柱区之间的相互作用降低器件的导通电阻。在这一结构中,多层超结通过相互反向排列而形成,相比于常规超结的二维耗尽,MSJ由于纵向电场调制的作用形成三维耗尽,并且由于深漏的存在,电流分布更好,在各项条件的作用下,漂移区的掺杂浓度得到了提高,降低了器件导通电阻。底层超结的电场屏蔽效应使得该器件达到电荷平衡,由于衬底辅助耗尽效应效应产生的漏区高电场降低了,在漂移区产生一个均匀分布的电场并且获得高击穿电压。通过数值模拟仿真验证表明：在维持高击穿电压的情况下,长12微米的MSJ功率器件的导通电阻相比于同样大小的常规器件降低了42%。     

漂移区为线性掺杂的高压薄膜SOI器件的研制

给出了漂移区为线性掺杂的高压薄膜SOI器件的设计原理和方法.在Si膜厚度为0.15μm、隐埋氧化层厚度为2μm的SOI硅片上进行了LDMOS晶体管的制作.首次对薄膜SOI功率器件的击穿电压与线性掺杂漂移区的杂质浓度梯度的关系进行了实验研究.通过对漂移区掺杂剂量的优化,所制成的漂移区长度为50μm的LDMOS晶体管呈现了高达612V的击穿电压.     

两级非平衡超结SOI LDMOS高压器件

针对SOI功率集成电路,提出一种具有两级非平衡超结的SOI LDMOS高压器件。新结构通过调节超结的掺杂浓度,在漂移区形成两级超结结构。在器件反向耐压时,源端的超结n区被快速耗尽,过剩的p型电荷可以降低源端的峰值电场,同时提高漂移区中部的电场;而漏端的超结p区被快速耗尽,过剩的n区与n型外延层共同提供补偿电荷,这种阶梯分布的电荷补偿进一步优化了横向电场分布。这种两级非平衡超结结构缓解了横向超结器件中的衬底辅助耗尽效应,可提高器件的耐压。三维器件仿真结果表明,在漂移区长度为15 μm时,该器件的耐压达到300 V,较常规的超结器件和具有缓冲层的超结器件分别提高122%和23%。     

硅基GaN超级结器件研究

提出采用硅基F-离子处理技术研制硅基GaN超级结高压器件,并建立了三维电荷器件模型。实验结果表明,当栅极电压偏置于-1.25~-0.25 V时,漂移区长度为10μm的新器件其峰值跨导g m(max)出现最大值约为390 mS/mm,且较为平缓。该器件导通电阻较低,比导通电阻为0.562 5 mΩ·cm2,仅为相同漂移区长度的常规增强型GaN高压器件比导通电阻率2.25 mΩ·cm2的25%。该器件击穿特性与漂移区长度呈较好的线性关系,并在漂移区长度为15μm时,击穿电压接近硅基GaN高压器件的理想击穿电压,约为657 V,比前者器件结构的击穿电压提高了约182 V。     

超结的击穿机理与特性分析

利用ISE软件模拟了阻断状态下超结(SJ)的耗尽层与电场分布,从电场分布的角度解释了SJ的击穿机理.并分析关键参数,如P柱与n柱的宽度、浓度等变化对超结击穿电压的影响.结果表明,SJ的击穿机理与传统的圆柱型结不同,SJ的击穿并不发生在结面的拐点处.并且,通过调整边缘区域P柱或n柱的宽度和浓度来提高SJ器件耐压及其稳定性.