共查询到15条相似文献,搜索用时 93 毫秒
1.
基于CPLD的面阵CCD图像传感器驱动时序发生器设计 总被引:1,自引:0,他引:1
在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上,设计了可调曝光时间的面阵CCD图像传感器驱动时序发生器.选用CPLD器件作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述.采用Quartus II对所设计的驱动时序发生器进行了功能仿真,并针对ALTERA公司的EPM7160SLC84-10进行了RTL级仿真及配置.系统测试结果表明,所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求,而且还能够调节其曝光时间. 相似文献
2.
对动态目标的CCD探测中,高速CCD驱动电路的设计是CCD相机成功捕获目标的关键技术之一.以DALSA公司近年来推出的高性能CCD芯片IL-P3为例,在分析其驱动时序关系的基础上,设计了一个积分时间可调的高速CCD驱动电路.用VHDL语言对CCD驱动时序发生器进行了硬件描述,在MAX PLUSⅡ开发环境下进行了功能仿真,选用ALTERA公司的CPLD器件EPM7128SLC84-7作为硬件设计平台.测试结果表明,驱动时序发生器产生的各控制信号可以满足CCD驱动要求. 相似文献
3.
以加拿大Dalsa公司的全帧CCD图像传感器FTF4027M为例,在研究了全帧CCD结构和驱动时序的基础上,提出了基于现场可编程逻辑门阵列(FPGA)的驱动脉冲设计方法.选用FPGA作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用Quartus Ⅱ 5.0对所设计的驱动时序发生器进行了仿真,针对Altera公司的FPGA器件EP1C3T144C8进行了适配.实验结果表明,设计的驱动电路可以满足其全帧CCD的各项驱动要求并且具有设计灵活、硬件调试简单的优点. 相似文献
4.
在分析TDI CCD器件驱动时序关系的基础上,设计了积分时间和级数分别可调的驱动时序发生器.作为卫星上的有效载荷,TDI CCD成像系统可以根据不同的光照条件及探测分辨率的需求,选择不同的积分时间和级数,提高成像系统的灵敏度和信噪比.选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行硬件描述,采用QuartusⅡ对所设计的驱动时序发生器进行了仿真.系统测试结果表明,所研制的驱动时序发生器可以满足高分辨率TDI CCD相机的驱动要求. 相似文献
5.
在分析VSP1012型CCD视频信号处理芯片工作原理的基础上,设计了CCD成像系统的视频信号处理电路及其硬件电路.选用CPLD器件作为硬件设计载体,使用VHDL语言对VSP1012的初始化设置和驱动时序发生器进行了硬件描述.并针对ALTERA公司的EPM7160SLC84-10进行了RTL级仿真及配置.硬件实验结果表明,所研制的CCD视频信号处理电路不仅可以满足CCD成像系统视频信号处理的要求,而且集成度高,应用方便. 相似文献
6.
7.
介绍采用美国SMD公司的4M4CCD相机设计的空间成像系统的组成结构,重点介绍基于CPLD的CCD相机数据存储的时序设计。在设计中选用复杂可编程逻辑器件CPLD作为硬件设计平台,采用硬件描述语言VHDL编程实现,产生CCD相机存储所采集图像数据的存储器工作所需要的时序信号,在通过Max PlusⅡ环境下进行仿真验证后,设计的时序电路下载到CPLD器件中。经CCD相机系统成像验证该设计满足技术要求。 相似文献
8.
9.
10.
为了克服早期电荷耦合器件CCD驱动电路体积大、设计周期长、调试困难等缺点,提出利用复杂可编程逻辑器件CPLD,结合硬件描述语言VHDL,实现线阵CCD的驱动时序电路设计。通过在Max PlusⅡ平台下对驱动时序仿真,并进行实际测量,结果表明该设计方案实现了对CCD器件的时序驱动。 相似文献
11.
科学级CCD驱动时序对CCD可靠、稳定的运行起着重要作用.针对e2v公司的CCD47-20BI AIMO(advanced inverted mode operation)提出了一种基于FPGA(field programmable gate array)的科学级CCD驱动时序的设计方案.该设计方案以Actel公司的FPGA-APA600为硬件设计平台,在LiberoIDEv9.0开发环境中,使用Verilog语言对驱动时序进行硬件描述,并采用第三方软件ModelSim6.0进行功能仿真.配合Matrox公司的图像采集卡进行图像采集实验,实验结果表明,CCD能正常、稳定地工作,所设计的驱动时序满足CCD47-20 BI AIMO的时序要求.目前,该设计已应用于氧气探测空间外差干涉仪的CCD读出电路,满足工作要求. 相似文献
12.
为了设计一种支持电子式像移补偿功能的高帧频大面阵CCD驱动电路,满足像移补偿功能.论文首先给出了大面阵CCDFTF5066M的基本驱动电路,然后在其基础上通过增加一个像移补偿时序发生器与主时序发生器SAA8103配合工作来实现电子像移补偿,给出了像移补偿发生器内部设计结构,所增加的像移补偿时序发生器只用于产生曝光期间所需的几个垂直转移驱动时序和转发SAA8103 产生的时序信号.选择了FPGA作为像移补偿时序发生器,并且进行了时序仿真.最后对设计的驱动电路进行了室内像移补偿实验验证,取得了很好的补偿效果,该驱动电路系统支持最大帧频可达2.7 F/s,信噪比达到了66 dB.该驱动电路能方便地选择输出通道数量和输出方式,使相机适用于不同的场合. 相似文献
13.
介绍了面阵CCD485的内部结构、工作模式,并给出了其基本驱动电路设计。然后通过对面CCD485驱动时序图的分析,分析了全帧型大面阵CCD 的正常工作、快速擦除、图像窗口输出和像元合并的驱动时序,提出了一种基于时序细分和有限状态机的通用型全帧型面阵CCD驱动时序发生器设计方法。该方法通过对CCD 驱动时序进行分组,将每一组时序的波形划分为若干个基本输出状态,这样CCD 各个工作阶段所需的驱动时序都可以由各基本状态组合出来,使用摩尔型有限状态机来描述,将时序驱动器进行了模块化设计。给出了各个模块的具体设计,使时序发生器的设计过程更加简单,最后采用Xilinx公司的Virtex-ⅡPro系列FPGA-XC2VP20、ISE软件平台,设计了CCD驱动时序发生器,并进行了波形仿真分析。输出信号完全满足485芯片的驱动时序要求,证明了该设计方法的有效性。 相似文献
14.
基于FPGA的线阵CCD驱动设计 总被引:1,自引:1,他引:0
电荷耦合器件(CCD)作为一种新型的光电器件,被广泛地应用于非接触测量。而CCD驱动设计是CCD应用的关键问题之一。为了克服早期CCD驱动电路体积大,设计周期长,调试困难等缺点,以线阵CCD图像传感器TCD1251UD为例,介绍一种利用可编程逻辑器件FPGA实现积分时间和频率同时可调的线阵CCD驱动方法,使用Verilog语言对驱动电路方案进行了硬件描述,采用QuartusⅡ对所设计的时序进行系统仿真。仿真结果表明,该驱动时序的设计方法是可行的。 相似文献