基于CPLD的面阵CCD图像传感器驱动时序发生器设计

在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上,设计了可调曝光时间的面阵CCD图像传感器驱动时序发生器.选用CPLD器件作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述.采用Quartus II对所设计的驱动时序发生器进行了功能仿真,并针对ALTERA公司的EPM7160SLC84-10进行了RTL级仿真及配置.系统测试结果表明,所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求,而且还能够调节其曝光时间.     

FPGA控制下面阵CCD时序发生器设计及硬件实现

在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上,对可调节曝光时间的CCD时序发生器及其硬件电路进行设计.选用FPGA器件作为硬件设计平台,使用VHDL语言对时序关系进行了硬件描述,采用QuARTUSⅡ8.0对所设计的时序发生器进行了功能仿真,并以Altera公司的可编程逻辑器件为核心进行硬件适配...     

基于CPLD的CCD视频信号处理电路的设计与硬件实现 基于CPLD的CCD视频信号处理电路的设计与硬件实现

在分析VSP1012型CCD视频信号处理芯片工作原理的基础上,设计了CCD成像系统的视频信号处理电路及其硬件电路.选用CPLD器件作为硬件设计载体,使用VHDL语言对VSP1012的初始化设置和驱动时序发生器进行了硬件描述.并针对ALTERA公司的EPM7160SLC84-10进行了RTL级仿真及配置.硬件实验结果表明,所研制的CCD视频信号处理电路不仅可以满足CCD成像系统视频信号处理的要求,而且集成度高,应用方便.     

基于FPGA的全帧CCD驱动设计

以加拿大Dalsa公司的全帧CCD图像传感器FTF4027M为例,在研究了全帧CCD结构和驱动时序的基础上,提出了基于现场可编程逻辑门阵列(FPGA)的驱动脉冲设计方法.选用FPGA作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用Quartus Ⅱ 5.0对所设计的驱动时序发生器进行了仿真,针对Altera公司的FPGA器件EP1C3T144C8进行了适配.实验结果表明,设计的驱动电路可以满足其全帧CCD的各项驱动要求并且具有设计灵活、硬件调试简单的优点.     

基于FPGA的CCD驱动设计

以Atmel公司的面阵CCD-TH7888A图像传感器为例,在研究了CCD结构和驱动时序图的基础上提出基于FPGA的驱动脉冲设计方法和硬件电路实现。使用VHDL语言对驱动时序发生器进行了硬件描述,并采用Quartus5．0对设计的驱动时序发生器进行仿真。试验结果表明,涉及的驱动电路可以满足面阵CCD-TH7888A的各项驱动要求。     

基于FPGA的线阵CCD驱动时序及模拟信号处理的设计

为保证线阵CCD在图像测量中正常、稳定工作,必须设计出适合其工作的时序驱动电路.在分析TCD1501D线阵CCD驱动时序关系的基础上,通过分析CCD输出的图像信号[1],给出了内、外相关双采样的时序控制.最后,利用quartus7.2软件平台结合VHDL语言进行开发,对所需驱动脉冲进行仿真设计.仿真结果表明,该驱动电路简单、功耗小、成本低、抗干扰能力强,适用于设备小型化的要求.     

积分时间和级数分别可调的TDI CCD驱动器

在分析TDI CCD器件驱动时序关系的基础上,设计了积分时间和级数分别可调的驱动时序发生器.作为卫星上的有效载荷,TDI CCD成像系统可以根据不同的光照条件及探测分辨率的需求,选择不同的积分时间和级数,提高成像系统的灵敏度和信噪比.选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行硬件描述,采用QuartusⅡ对所设计的驱动时序发生器进行了仿真.系统测试结果表明,所研制的驱动时序发生器可以满足高分辨率TDI CCD相机的驱动要求.     

基于CPLD的CCD驱动时序电路设计

为了克服早期电荷耦合器件CCD驱动电路体积大、设计周期长、调试困难等缺点,提出利用复杂可编程逻辑器件CPLD,结合硬件描述语言VHDL,实现线阵CCD的驱动时序电路设计。通过在Max PlusⅡ平台下对驱动时序仿真,并进行实际测量,结果表明该设计方案实现了对CCD器件的时序驱动。     

基于CPLD的线阵CCD驱动电路设计方法的研究与实现

以典型的线阵CCD图像传感器件TCDl32D为例,设计和开发了一种线阵CCD驱动电路。电路主要采用了复杂可编程逻辑器件（CPLD）,充分发挥其＂可编程＂的技术特性,为用户提供了丰富的接口信号。介绍了该驱动电路的主要特性、工作原理和驱动时序的设计思想,阐述了逻辑设计原理,给出了CPLD实现电路和时序仿真图形.验证了CPL...     

基于CPLD的非致冷红外焦平面阵列驱动电路的设计

分析了非致冷红外焦平面阵列的各项参数及接口,根据焦平面的接口要求设计了驱动电路.其中包括时序逻辑驱动电路、直流偏置电压电路及单芯片焦平面温度控制电路.使用VHDL语言对驱动时序发生器进行了硬件描述,采用ModelSim对所设计的驱动时序进行了仿真.仿真与实验结果表明此方案满足非致冷红外焦平面阵列的驱动要求.