FPGA控制下面阵CCD时序发生器设计及硬件实现

在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上,对可调节曝光时间的CCD时序发生器及其硬件电路进行设计.选用FPGA器件作为硬件设计平台,使用VHDL语言对时序关系进行了硬件描述,采用QuARTUSⅡ8.0对所设计的时序发生器进行了功能仿真,并以Altera公司的可编程逻辑器件为核心进行硬件适配...     

积分时间和级数分别可调的TDI CCD驱动器

在分析TDI CCD器件驱动时序关系的基础上,设计了积分时间和级数分别可调的驱动时序发生器.作为卫星上的有效载荷,TDI CCD成像系统可以根据不同的光照条件及探测分辨率的需求,选择不同的积分时间和级数,提高成像系统的灵敏度和信噪比.选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行硬件描述,采用QuartusⅡ对所设计的驱动时序发生器进行了仿真.系统测试结果表明,所研制的驱动时序发生器可以满足高分辨率TDI CCD相机的驱动要求.     

基于CPLD的面阵CCD图像传感器驱动时序发生器设计

在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上,设计了可调曝光时间的面阵CCD图像传感器驱动时序发生器.选用CPLD器件作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述.采用Quartus II对所设计的驱动时序发生器进行了功能仿真,并针对ALTERA公司的EPM7160SLC84-10进行了RTL级仿真及配置.系统测试结果表明,所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求,而且还能够调节其曝光时间.     

基于FPGA的CCD驱动设计

以Atmel公司的面阵CCD-TH7888A图像传感器为例,在研究了CCD结构和驱动时序图的基础上提出基于FPGA的驱动脉冲设计方法和硬件电路实现。使用VHDL语言对驱动时序发生器进行了硬件描述,并采用Quartus5．0对设计的驱动时序发生器进行仿真。试验结果表明,涉及的驱动电路可以满足面阵CCD-TH7888A的各项驱动要求。     

基于IL-P3的高速CCD驱动电路的设计与实现

对动态目标的CCD探测中,高速CCD驱动电路的设计是CCD相机成功捕获目标的关键技术之一.以DALSA公司近年来推出的高性能CCD芯片IL-P3为例,在分析其驱动时序关系的基础上,设计了一个积分时间可调的高速CCD驱动电路.用VHDL语言对CCD驱动时序发生器进行了硬件描述,在MAX PLUSⅡ开发环境下进行了功能仿真,选用ALTERA公司的CPLD器件EPM7128SLC84-7作为硬件设计平台.测试结果表明,驱动时序发生器产生的各控制信号可以满足CCD驱动要求.     

KAI-2093型面阵CCD多模式驱动时序设计

针对某航空相机的设计要求,提出了一种可行的多模式驱动时序设计方法。采用柯达公司的KAI-2093行间转移型面阵CCD传感器,结合它的结构特点和双通道数据传输的思想分析了传感器驱动时序关系,提出了3种驱动模式:binning、no-binning和TDI模式。以Altera公司的FPGA芯片EP1C6Q240作为时序发生器并实现数据的缓存和拼接,从而实现了时序发生器与数据处理器的一体化设计。在QUARTUSII7.0开发环境下采用VHDL语言编程,通过Modelsim AE6.1b实现数据缓存器的仿真。实测结果表明,所设计的驱动时序满足KAI-2093的时序要求,binning模式下帧频可达60帧/s,120帧/s等,满足高速跟踪要求;no-binning模式下全帧输出帧频可达30帧/s;TDI模式下能保证CCD长时间工作而不影响成像质量,该设计方法提高了系统的集成度和抗干扰能力。     

高分辨率全帧CCD高速驱动设计

目前采用高分辨率全帧CCD作为图像传感器的航空遥感相机输出帧频低、驱动设计灵活性低,应用受到限制.为提高全帧CCD相机应用水平,通过FTF5066M驱动电路结构和时序关系分析,采用分离器件设计了全帧CCD的稳压变换电路、偏置电压电路和水平垂直驱动电路.利用FPGA设计了四通道高速并行输出的时序脉冲产生电路,克服了传统单通道输出方法的速度限制.试验中,该驱动电路利用MVC3000F镜头成功采集到高速图像.实验表明,本驱动设计配置灵活,输出帧频从0.7fps提高到2.16fps,充分满足了航空遥感相机的高帧频要求.     

基于FPGA的全帧型面阵CCD航空相机像移补偿

通过对全帧型面阵CCD像移补偿时序的分析,利用FPGA作为像移补偿时序发生器,设计了其驱动系统。以全帧型面阵CCD芯片FTF4052M为例,给出了利用FPGA作为像移补偿时序发生器的设计方法,并完成了像移补偿时序电路的软件仿真及其硬件电路测试,在实际CCD成像中验证了像移补偿效果。实验证明该方法能够实现全帧型CCD相机的像移补偿。     

一种典型的科学级CCD驱动时序的FPGA设计

科学级CCD驱动时序对CCD可靠、稳定的运行起着重要作用.针对e2v公司的CCD47-20BI AIMO(advanced inverted mode operation)提出了一种基于FPGA(field programmable gate array)的科学级CCD驱动时序的设计方案.该设计方案以Actel公司的FPGA-APA600为硬件设计平台,在LiberoIDEv9.0开发环境中,使用Verilog语言对驱动时序进行硬件描述,并采用第三方软件ModelSim6.0进行功能仿真.配合Matrox公司的图像采集卡进行图像采集实验,实验结果表明,CCD能正常、稳定地工作,所设计的驱动时序满足CCD47-20 BI AIMO的时序要求.目前,该设计已应用于氧气探测空间外差干涉仪的CCD读出电路,满足工作要求.     

高帧频CCD图像传感器驱动时序设计

针对某高帧频CCD可见光相机的设计要求,提出一种可行的驱动时序设计方法.采用Samoff公司的VCCD512H面阵CCD传感器.结合多通路数据传输的思路分析了传感器驱动时序关系,以Xilinx公司的FPGA芯片XQ2V3000作为时序发生器并实现数据缓存,从而实现了时序发生器与数据缓存的一体化设计.在Xilinx-ISE9.1i开发环境下采用VHDL语言编程,通过Modelsim SE6.2b实现仿真,结果满足设计要求.     

基于FPGA的面阵CCD驱动电路的设计

介绍一种面阵CCD传感器TH7888A的原理和性能,分析其对驱动信号的时序要求,选用FPGA器件作为硬件设计平台,使用VHDL语言对驱动信号时序进行硬件描述,针对Xilinx公司的Spartan3系列芯片进行仿真及配置;选用LM117提供CCD所需的偏置电压,EL7212提供驱动。系统测试结果表明,该CCD驱动电路可以满足CCD的工作要求。     

基于SMPTE 274M标准的高清视频发生器设计与实现

设计一种基于SMPTE 274M标准的高清视频信号发生器,充分利用FPGA设计的灵活性,通过对SMPTE 274M标准中的EAV、SAV、消隐数据、行场信号等进行控制,实现了1080P 60 fps高清视频信号发生器。仿真结果和实验表明该视频信号发生器设计正确有效,并已在某视频处理系统中得到广泛应用。     

基于FPGA的CMOS图像感器IA_G3驱动电路的研究

在分析DALSA公司的IA_G3 COMS面阵传感器驱动时序基础上,设计了SPI模式的寄存器配置电路,实现了CMOS图像传感器的成像功能.通过开窗口技术,方便地实现了感兴趣区域图像的读出.选用现场可编程门阵列(FPGA)作为载体,使用VHDL语言对驱动时序发生器进行了硬件描述.采用Quartus II 7.1软件对所做的设计进行功能仿真后,将程序烧写入FPGA(ALTERA公司的EP2C20F484C8)内,对IA_G3图像传感器进行配置,实验结果表明,上述电路满足CMOS相机的驱动要求.     

全帧CCD时序驱动电路的设计

在了解国外先进科学级CCD相机的基础上,自主研发一种适合在工业无损检测中使用的相机。做的主要工作是设计和开发了一种面阵CCD驱动电路,介绍了全帧型面阵CCD光电传感器的成像原理、芯片结构、驱动时序的要求。通过分析各个引脚的关系,把用硬件描述语言（VHDL）编写的驱动程序,烧到FPGA芯片EP2C5Q208C8中。仿真结果及其用逻辑分析仪测得的实验结果表明该方法完全满足CCD芯片的要求。该方法能提供多路驱动时序,驱动频率高,硬件电路简单,编程方便,具有较好的性价比和应用推广价值。