低成本：FPGA厂商角逐的技术战场

FPGA和CPLD正在向高速、高密度、低功耗、低成本的趋势发展，并以这种优势进入原来固定结构定制芯片所服务的大批量、低成本应用市场中。有关专家预测，由于掩膜成本持续居高不下，估计有超过60％的ASIC设计至少要进行一次以上的重制，从而导致产品面市推迟、成本预算超支。今后FPGA将会在100万门至500万门范围的设计应用中占主导地位，将替代传统的ASIC以实现复杂的设计功能。     

高密度,低功耗的FPGA和CPLD

为了增强FPGA／CPLD在ASIC应用中的竞争力，FPGA／CPLD制造商一直在不断提高器件的规模和速度，同时力求降低器件的功耗和价格。由于FPGA／CPLD在这些方面获得的进步，与ASIC相比，FPGA／CPLD显得越来越可取。     

基于CPLD/FPGA的多触发器逻辑功能模拟研究

利用FPGA／CPLD芯片高集成度、多I／O口特点，提供两种方法，通过设计输入、编译、仿真与硬件下载验证等过程，实现将基本RS、同步RS、D、JK触发器同时集成在一块FPGA／CPLD芯片中并模拟其逻辑功能。     

可编程ASIC器件主从式下载开发系统的设计

提出一种采用89C5l单片机监控的可编程ASIC器件主从式下载开发系统，适配多种CPLD／FPGA目标芯片，具有较宽的开发应用范围。     

采用标准单元法的ASIC设计实例

ASIC设计方法可分为全定制和半定制两种。其中，半定制是一种约束性设计方式。目前广泛采用的半定制设计方法包括门阵列ASIC、标准单元ASIC和可编程逻辑芯片设计。文章主要针对后端工作，通过一个控制芯片的设计实例，介绍标准单元法的设计过程及重点步骤，并简单介绍了标准单元库的建立。     

EDA风景线

Synopsys公司利用Arkos进入了仿真设备市场,Arkos是一种能实现硬件仿真、节拍式(cycle-based)仿真和协同仿真的系统。利用一种专用的定制处理器结构,Arkos可以验证多达400万门ASIC的芯片。通过使用一种定制芯片,Synopsys公司避免了跨越许多FPGA进行分区和布线设计,在其他一些仿真系统中这种跨越FPGA进行分区和走线设计是十分典型     

基于TotalRecall技术ASIC的FPGA原型验证

芯片设计中一个非常重要的环节是验证.随着FPGA技术的迅速发展使基于FPGA的原型验证被广泛的用于ASIC的开发过程,FPGA原型验证是ASIC有效的验证途径,但传统FPGA原型验证的可视性非常差.为了解决传统FPGA原型验证可视性的问题,验证工程师采用了结合TotalRecall技术的FPGA原型验证方法对一款鼠标芯片进行验证.获得该方法不仅能提供100％的可视性,还确保FPGA原型验证以实时硬件速度运行.该方法创新了ASIC的验证方法学.     

FPGA在ASIC设计流程中的应用

本文介绍了FPGA器件在ASIC芯片开放中的应用,通过仿ASIC的FPGA在系统验证板在实际硬件环境中的验证可以弥补ASIC设计流程中仿真的不足,通过该验证也可以加快ASIC设计且降低由于逻辑问题所造成ASIC开发中的成本损耗。     

天一集成电路设计（深圳）有限公司

业务定位及服务方向天一集成电路设计(深圳)有限公司专业从事集成电路设计服务。我们在大规模复杂的通讯类集成电路设计上有丰富经验和专业背景，主要研发产品面向具有高技术含量、较低成本、市场定位性强芯片的前端功能验证软件包(应用于3C领域芯片，Communication、Computer、Consumer)，以及客户需求的专用ASIC/SOC产品，为国内外客户大型的ASIC/FPGA项目提供专业的芯片验证服务，代理国外EDA厂商的产品,并通过和各地集成电路设计中心的密切合作来在国内展开芯片验证方法学方面的培训。ASIC后端设计从RTL至GDSⅡ的设计服务…     

基于ATE的FPGA配置文件生成方法

FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路有限的缺点。用Ultra Flex测试系统(ATE)测试FPGA的方法进行阐述,分析了不同电压模式的配置文件产生方法的差异。     

FPGA/CPLD选型及与其他技术的融合

对FPGA和CPLD器件的逻辑结构和性能进行比较,阐明电子系统设计中FPGA/CPLD器件选型时应注意的基本原则,并论述FPGA/CPLD与以单片机、DSP为代表的嵌入式系统及SoPC,ASIC等技术相互融合的技术特征和趋势,充分证明FPGA/CPLD器件将与嵌入式系统、SoC/ASIC等技术进一步广泛融合,在广阔的电子设计领域发挥不可忽视的作用。可为以FPGA/CPLD为代表的可编程逻辑器件的扩展应用提供借鉴。     

FPGA自动加载系统设计实现

针对FPGA可以在每次上电时自动获取配置文件的需求,提出了一种由USB芯片和FLASH芯片、CPLD组成的可对FPGA上电后自动加载的系统。该系统可以通过USB芯片和CPLD将PC中的FPGA配置文件写入FLASH芯片,并且在CPLD的控制下将配置文件以PS模式配置给FPGA。测试表明,该系统可以在上电时自动对FPGA进行加载,弥补了FPGA掉电后数据消失的不足。     

基于FPGA的ASIC芯片抗辐射性能评估系统

针对航天电子控制系统对集成电路的抗辐射需求,设计了一种基于现场可编程门阵列(FPGA)的全新架构的专用集成电路(ASIC)抗辐射性能评估系统。该系统基于FPGA高性能、高速度、高灵活性和大容量的特性,不仅具备传统芯片评估系统的能力,还具备精确判定失效事件发生时刻、被测ASIC时序、内部状态及大致的内部路径位置的能力。对该系统进行单粒子翻转(SEU)辐射试验,试验结果表明,在81.4 MeV·cm²·mg^-1的线性能量转移阈值下,该系统能自动判别没有发生SEU事件。目前,该系统已成功应用于自研高可靠性ASIC芯片抗辐射性能的评估。     

利用CPLD提高FPGA加载速度

设备端的通信产品要求启动快,采用FPGA芯片时,加载时间要小于2 s,针对这个要求,介绍了企业中最常用的FPGA从串加载方案,提出了一种利用CPLD提高FPGA加载速度的方案,并就改进方案给出数据分析结果。该方案理论计算结果表明:当CPLD工作时钟33 MHz时,加载Altera公司的EP3C120 FPGA,加载所需时间1.65 s。CPLD工作时钟提高,加载时间会大幅缩短,完全满足通信产品的要求,且该方案便于移植,可以应用于任何型号的FPGA加载。     

基于SIXS-ASIC的半导体传感器信号读出电子学系统的研制

介绍了一种用于半导体传感器信号读出的专用集成电路（ASIC,Application-SpecificIntegratedCircuit）的基本结构和工作原理,分析其测试需求,设计并实现了基于该ASIC芯片的探测器读出电子学系统。描述了测试系统的主要硬件电路设计以及对该芯片的控制流程,上位机通过USB与该电子学系统进行双向通讯,并利用FPGA对该ASIC芯片进行时序控制以及数据采集。最后,对测试系统进行功能测试,采用信号发生器给系统注入模拟不同沉积能量的半导体传感器信号,得到能谱图及相应的线性响应曲线。最后,分别用放射源90Sr／90Y和207Bi对该电子学系统进行性能测试,得出各自的能谱图。     

基于FPGA单回路数字PID控制器的实现

将ASIC技术与传统的控制方法相结合，引出了用FPGA来实现单回路数字PID控制器的设计思想。本文在LP3900万用数位逻辑发展系统上用Foundation2.1电路设计软件和Xilinx Spartan系列FPGA XCS20—208来设计和实现单回路数字PID控制器，其中A／D转换和D／A转换部分分别采用AD7394和LTC1296芯片，最后的仿真结果表明了该方案的可行性和设计模块的准确性。     

采用分布式算法的高速FIR滤波器ASIC设计

对DA算法的FIR滤波器和传统乘加结构FIR滤波器的性能进行了比较,介绍了改进DA算法的原理;对分别采用FPGA和芯片实现的DA算法高速FIR滤波器的性能指标进行了比较;介绍了ASIC芯片设计时存储器的可测性设计方法,以及存储器对布局布线策略的影响。最后,给出了版图形式的设计结果及电路验证信号波形。