多T-Pipeline耦合结构

硬件集成度的迅速提高要求与之相适应的体系结构。ＭＴＰＳ（多Ｔ＿Ｐｉｐｅｌｉｎｅｓ）是以ＶＬＳＩ为基础，采用多线索技术将多条Ｔ＿Ｐｉｐｅｌｉｎｅ耦合在一起形成多流水结构。该结构分为指令准备和指令执行两部分，通过线索层次结构，准备阶段可开发线索间和线索内的更大的并行性。对ＭＴＰＳ结构的分析表明，该结构可提高执行部件的利用率和流水线的效率。     

32位CISC微处理器流水线的设计

介绍一款全正向自主设计的32位CISC结构微处理器龙腾C2中的流水线设计．该处理器与Intel486DX4指令集兼容。针对CISC结构微处理器流水线设计的难点,采用了微指令流水执行等技术．设计了龙腾C2的7级流水线结构。分析了影响流水线正常执行的各种因素,设计了流水线相关处理机制和精确中断实现机制．实现了一个具有较高性能的CISC微处理器的流水线。仿真和综合的结果表明。该流水线的设计满足龙腾C2微处理器的功能和性能要求。     

ACR EMD10 Gbit/s线卡高速数据流处理机制

提出了一种基于共用表项优化处理,及多表项流水线并行处理的高速报文处理机制,该机制经验证有效节省了芯片资源,并具备线速处理能力.     

64位MIPS指令处理器的流水线设计

介绍了一种采用64位MIPS指令集CPU的流水线设计。作为SOC的核心，CPU的性能主要取决于指令的执行效率，而采用流水线方式大大增加了指令的执行速度，提高了CPU的性能。该CPU使用五级流水线设计，文中对影响流水线正常执行的各种因素进行了分析，以及在实际设计中采用相应的控制机制，从而完成对一个具有较高性能的CPU核的流水线控制的设计。     

运算流水线的实现和优化

文章在对流水线性能进行分析的基础上，以双精度浮点运算流水线为例子，阐述了实现多条运算流水机制的方法。并对单条流水线，从设计结构和运算的分段两个方面详细介绍了设计的优化方案，并对优化后流水化设计和传统流水设计进行了可靠性和速度的比较，其速度可以提高近1倍。     

基于FPGA和符号LMS算法的自适应滤波器设计

为了减少实现基于FPGA和LMS算法的自适应滤波器过多消耗硬件资源的问题,提出了符号LMS算法,通过降低乘法运算的次数来提高自适应滤波器的运行速度,并使用流水线技术进行优化。软件仿真验证了符号LMS算法的可行性,硬件仿真证实了采用该算法和流水线技术的自适应滤波器的优越性。     

适用于MPEG2标准的逆量化器的VLSI设计

介绍了视频压缩国际标准ＭＰＥＧ２中有关逆量化的算法,设计了一种适用于ＭＰＥＧ２视频解码的逆量化器ＶＬＳＩ结构,并用ＶＨＤＬ语言进行了仿真、采用改进的高速Ｂｏｏｔｈ流水线乘法顺提高电路速度。用１μｍＣＭＯＳ单元库进行综合,在５０ＭＨＺ时钟频率下,电路规模为３０００门左右,关键路径延时为１７ｎ,该电路可应用于ＭＰＥＧ２视频解码器。     

DMA并行传输机制的设计与实现

DMA的传输控制机制是影响数据传输速度的最直接因素,经过对传输控制结构和传输协议的分析,采用了流水线的思想,设计了支持突发传输、64位位宽和读写并发的并行传输机制.通过实际应用表明,该设计实现了流水化和读写并发,与串行传输机制相比,数据传输速度提高了三倍.该机制对于DMA控制器的设计具有一定的指导意义.     

支持IA-32保护模式的存储管理单元的设计与实现

研究支持IA-32保护模式的存储管理单元的设计，并在龙腾C2微处理器中实现了该存储管理单元。分析了段页式存储管理单元的地址变化机制和IA-32保护模式下的存储保护机制，详细讨论了存储管理单元的分段单元和分页单元的设计。以及存储管理单元在流水线中的控制机制，并就存储管理单元的关键路径进行了结构优化。仿真验证和综合的结果表明．该存储管理单元的设计满足龙腾C2微处理器的功能和性能要求。     

应用于流水线ADC的LMS自适应校准算法与FPGA实现

研究了应用于流水线模数转换器(ADC)的LMS自适应数字校准算法及其FPGA实现。该校准算法可用于校准大多数已知的误差,包括非线性运算放大器的有限增益、电容失配,以及比较器的失调等。通过Simulink软件,对一个12位160 MS/s的流水线ADC进行建模。采用LMS自适应校准算法对该流水线ADC进行校准,并将算法在Virtex-5上实现了硬件设计。实验结果表明, 输入信号频率为58.63 MHz时,流水线ADC的无杂散动态范围(SFDR)和有效位(ENOB)分别由校准前的46.31 dB和7.32位提高到校准后的82.03 dB和11.12位。     

基于细胞免疫的红外图像分割算法及FPGA实现

在工业生产中,高温蒸汽管道通常被用于输送高温蒸汽、高温工业废水等,但为了安全,管道通常被放置在环境比较复杂的地方,不利于工人对管道的检测与维护。快速地定位复杂背景下蒸汽管道的位置并对周围环境进行区分,已经成了一个亟待解决的问题。由于最大类间方差（Otsu）算法不能满足上述要求,基于细胞免疫机制提出了一种改进的Otsu算法,该算法通过红外图像中管道以及复杂背景的特征,能够计算出两个不同的阈值并将其分别用于图像中管道的提取与复杂背景的区分。借助QuartusⅡ软件搭建了基于FPGA的软硬件系统平台,实现了数据通信传输,并对改进的Otsu算法进行验证。实验结果表明,该算法应用在红外管道图像中能取得较好的效果。与几种边缘检测算子和经典Otsu算法相比,无论是在管道的分割,还是复杂背景的区分,本文算法都具有较高的真阳率(True Positive Rate, TPR)和较低的假阳率(False Positive Rate, FPR)。     

A mesochronous pipelining scheme for high-performance digital systems

A novel mesochronous pipelining scheme is described in this paper. In this scheme, data and clock travel together. At any given time a pipeline stage could be operating on more than one data wave. The clock period in the proposed pipeline scheme is determined by the pipeline stage with largest difference between its minimum and maximum delays. This is a significant performance gain compared to conventional pipeline scheme where clock period is determined by the stage with the largest delay. A detailed analysis of the clock period constraints is provided to show the performance gains and Speedup of mesochronous pipelining over other pipelining schemes. Also, the number of pipeline stages and pipeline registers is small. The clock distribution scheme is simple in the mesochronous pipeline architecture. An 8 /spl times/ 8-bit carry-save adder multiplier has been implemented in mesochronous pipeline architecture using modest TSMC 180-nm (drawn length 200 nm) CMOS technology. The multiplier architecture and simulation results are described in detail in this paper. The pipelined multiplier is able to operate on a clock period of 350 ps (2.86 GHz). This is a Speedup of 1.7 times over conventional pipeline scheme, with fewer pipeline stages and pipeline registers.     

地下金属管道电磁探测技术研究

陕西省天然气股份有限公司在陕西省内拥有庞大的管道基数,其中包括河流跨越,穿山越岭等复杂地形的管道铺设,随着管道基数的日益庞大,涉及改线问题,准确定位管道位置、埋深等的探测变得尤为重要.非接触式检测系统研究的地面有其巨大的优势,没有风险,不会引起管道的破坏,也不需要投捞等复杂的施工.     

基于TD-LTE技术实现企业客户视频传输业务的研究与应用

随着社会安全意识的提高,政府、企业集团客户视频监控传输类需求呈现快速的上升趋势,尽管视频传输业务在有线通信资源满足的条件下已经有较为成熟的解决方案,但是在无法铺设有线管道或现有管线资源无法满足的场景如河坝、山区等仍然面临很大的设计实施困难,尚未形成有效的解决措施。针对以上问题,结合TD-LTE无线通信的传输特点,研究了通过TD-LTE无线通信方式实现集团客户视频传输业务的方法,并结合TD-LTE无线通信的特点给出了相应的解决方案。     

解决CPU流水线冲突技术的设计与实现

流水线是制造高性能CPU的关键技术,目前许多学者研究在FPGA上实现具有流水线结构MIPS CPU,但是在解决流水线冲突上只是通过简单的停顿流水线实现.描述一种较为通用的具有五级流水线的MIPS CPU结构以及其中可能发生的流水线冲突,在此基础上详细介绍解决流水线冲突的技术--数据旁路以及动态分支预测在MIPS CPU中的设计和实现,最后通过一段指令序列进行仿真验证,解决流水线冲突的技术减少指令执行所需要的时钟周期数.     

实时视频压缩系统控制架构的设计与实现

一个可以保证系统控制开销很小的控制架构对于实现实时视频压缩系统来说很重要。从提高处理器外设与内核并行性的角度,分析了乒乓缓冲流水线机制系统的问题所在,提出了一种基于双核DSP查询控制的乒乓缓冲机制流水线的视频压缩系统控制架构,并结合ADSP-BF561的特点实现了基于H.264标准的实时编码系统。经测试,此控制架构可以有效减少编码时间、降低系统丢帧率,提高了系统的工作效率,满足了无人机视频压缩系统的实时性和可靠性要求。     

A 12 MHz data cycle 4 Mb DRAM with pipeline operation

A 12 MHz data-cycle 4 Mb DRAM (dynamic RAM) with pipeline operation was designed and fabricated using 0.8 μm twin-tub CMOS technology. The pipeline DRAM outputs data corresponding to addresses that were accepted in the previous inverted random access storage (RAS) input cycle. The latter half of the previous read operation and the first half of the next read operation take place simultaneously, so the inverted RAS input cycle time is reduced. This pipeline DRAM technology needs no additional chip area and no process modification. A 95 ns inverted RAS input cycle time was obtained under worst conditions while this value is 125 ns for conventional DRAMs     

Raman光纤放大器在远距离遥感探测中的应用

首次将Raman光纤放大技术与波长调制技术相结合,使用Raman放大器将近红外激光进行了功率放大,并将放大后的激光应用于远距离天然气管道泄漏遥测中。通过测试Raman光纤放大器在1650nm波段的性能,发现Raman光纤放大器输出功率为Pout时为保证输出信号不发生形变所需的种子光源调制频率f大于0.158×Pout-0.8值,并以此为基础实现了500m远距离的激光遥感探测,为下一步在机载平台上开展天然气泄漏激光遥测技术研究提供了实验基础。     

应用FBG应变箍传感器的管道安全监测研究

为了对管道的腐蚀以及泄漏进行长期、实时监测, 研发了一种光纤Bragg光栅(FBG)应变箍传感器,利用研发的传感器测量管道的环向应变,通 过环向应变的测量实现管道腐蚀以及泄漏的监测。为了探讨本文方法的可行性,将研发的FB G应变传感器安装在PVC管道上,进行腐蚀与泄漏的模拟实验,实验结果表明,研发的FBG应 变箍传感器可以测量到管道壁厚变化以及泄漏产生的负压波信号。表明用研发的传感器进行 管道腐蚀以及泄漏的方法是可行的。