小像元10 μm中心距红外焦平面读出电路设计

研制出一款小像元10μm中心距红外焦平面探测器CMOS（complementary metal oxide semiconductor）读出电路ROIC（read out integrated circuit）。读出电路设计包括积分后读出（integration then reading,ITR）和积分同时读出（integration while reading,IWR）模式,ITR模式下有2档增益,电荷满阱容量分别为4.3 Me-和1.6 Me-,其他功能包括抗晕、串口功能控制以及全芯片电注入测试功能。读出电路采用0.18μm工艺,电源电压3.3 V,测试结果表现出良好的性能:在77 K条件下,全帧频100 Hz,读出电路噪声小于0.2 mV。本文介绍了该款读出电路设计的基本架构,分析了在小的积分电容下电路抗干扰能力的设计。在测试过程中,发现了盲元拖尾现象,分析了拖尾现象产生的原因,为解决拖尾现象设计了抗晕管栅压产生电路,最后给出了整个电路的测试结果。     

微光CMOS图像传感器读出电路研究

高性能的信号读出电路是微光CMOS图像传感器的重要组成部分,如何降低读出电路噪声,提高读出电路输出信号的信噪比成为读出电路设计的重点。本文设计了一种高增益低噪声的电容反馈跨阻放大器CTIA（Capacitive Trans impedanceAmplifier）与相关双采样电路CDS （Correlated Double Sampling）相结合的微光探测器读出电路。在CTIA电路中,采用T网络电容实现fF级的积分电容,并通过增益开关控制,来达到对微弱光信号的高增益低噪声读出。采用CSMC公司的0.5μm标准CMOS工艺库对电路进行流片,测试结果表明：在光电流信号为20~300 pA范围内,积分时间为20μs,该电路功能良好,信噪比（SNR）达到10,能应用于微光CMOS图像传感器。     

高性能弹用碲镉汞红外焦平面读出电路

研制出一种高性能弹用凝视型碲镉汞(MCT)中波红外焦平面CMOS读出电路(ROIC)芯片。读出电路采用快照(Snapshot)积分模式,具有积分后读出(ITR)、积分同时读出(IWR)、长/短帧组合(COMBINED)积分和长/短帧插入(INTERLACED)积分4种模式可选功能,有效解决高灵敏度和大动态范围的矛盾;其他特征包括抗晕、多级增益可选、串口功能控制,以及全芯片电注入测试功能。该读出电路采用0.35?m DPTM标准CMOS工艺,工作电压5.0 V。测试结果体现了良好的性能:在77 K条件下,全帧频可到250 Hz(插入积分模式),功耗典型值为20 mW。     

高性能TDI扫描式红外传感器读出电路研究

扫描式红外成像传感器在遥测遥感、卫星成像等远距离成像领域具有广泛的应用。为了缓解信噪比相对较低而影响图像质量的问题,提出了一种时间延时积分(TDI)型读出电路。该读出电路由电容跨阻放大器(CTIA)像素电路阵列、并行TDI电路、多路开关选择电路和输出缓冲器等组成。为实现对宽动态范围光电流的处理,CTIA电路设计有多档可选增益,且非线性度小于0.3%。该读出电路采用0.35 μm CMOS工艺设计与制造,芯片面积约为1.3 mm×20 mm,采用5 V电源时功耗小于60 mW。为了评估1024×3 TDI读出电路的功能,采用了对TDI输入端注入不同电压激励的方式进行测试,测试结果验证了所提出的设计方案。     

用于IRFPA ROIC的高性能缓冲器模块的设计

红外焦平面读出电路(IRFPA ROIC)主要用于焦平面阵列与后续信号处理之间的通信.文章提出了一种用于红外焦平面读出电路的缓冲器模块,包括列缓冲器、高性能的输出缓冲器以及相应的偏置电路.缓冲器均采用单位增益放大器结构,通过放大器的优化设计可实现对不同负载的有效驱动且静态功耗较低.该缓冲器模块用于一款640×512面阵、30μm中心距的中波红外焦平面读出电路,采用CSMC 0.5μm DPTM工艺进行流片加工.仿真结果表明,列缓冲器的开环增益为40.00 dB,单位增益带宽为48.17 MHz(10 pF).输出缓冲器可实现轨到轨的输入,开环增益为39.68 dB,单位增益带宽为46.08 MHz,读出速率高达20 MHz,功耗为16.02 mW(25 pF//5.1 kΩ).该模块输入端拉出的测试管脚可在焦平面读出电路的晶圆测试中帮助验证芯片功能.通过调节测试端口,测试结果与仿真结果大体一致,验证了该缓冲器模块的设计可行.     

一种多功能大面阵读出电路数字模块设计方法

介绍了一种红外焦平面读出电路数字模块的设计方法。数字模块除了包括读出电路所必须的行选和列选信号之外,仅使用一位控制管脚,就可以实现读出电路的开窗、翻转、通道选择、工作方式选择、增益控制、功耗控制等多种功能,这种单管脚输入的设计方法可以有效的避免外围管脚过多带来的噪声等方面的影响,提高大面阵读出电路的稳定性和可靠性。电路设计选用0.18μm的工艺,采用全定制设计方法,阵列规模1280×1024。仿真结果证明电路可以正常实现所设计的功能,适用于大面阵红外焦平面阵列。     

基于FPGA和EPP的芯片测试电路设计

提出了一种基于FPGA和EPP并口的模数转换器芯片测试电路设计。通过FPGA实现了对待测试芯片的数据读出和控制,并将数据进行相关处理,再通过EPP并口模块与计算机系统连接,实现了待测试芯片与计算机的双向通信,其通信速率达到1.2MB/s。在介绍芯片测试电路各个模块电路的基础上,详细讲述了测试芯片所集成的2种模数转换器电路、信号处理电路以及EPP并口的功能及实现原理。本设计已经应用于实际的芯片测试系统中,其性能良好,工作稳定,达到了预期的设计目标。     

基于40nm超大规模SoC芯片存储器测试电路设计与实现

摘要：针对超大规模SoC（System on Chip）芯片中存储器的测试需求,首先分析存储器测试中存在的主要问题,包括新故障模型和新算法的需求、对电路性能的影响、以及测试成本的增加等。针对上述问题,存储器测试电路设计中,综合考虑PPA（Power Performance Area）等多个设计因素优化测试电路,包括BIST（Build-in-Self Test）电路布局、数量、时序、存储器布图规划等。最后在一款40nm量产SoC芯片上,应用Mentor Graphics公司LV（Logic Vision）流程实现了测试电路设计,实验结果证明本方案的可行性和有效性。     

具有TDMI功能的640×512双色碲镉汞焦平面读出电路

研制出一种应用于单铟柱结构的长/中波双色叠层碲镉汞640×512焦平面CMOS读出电路(ROIC)。根据单铟柱结构的双色叠层碲镉汞探测器实际应用需求,读出电路设计了单色长波积分/读出、单色中波积分/读出、长/中波双色信号顺序积分/读出、长/中波双色信号分时多路积分(TDMI)/读出等四种工作模式可选功能。输入级单元电路分别采用长/中波信号注入管、复位管、积分电容及累积电容,并分别采用读出开关缓冲输出。为提高读出电路的适应性,各色信号通路分别设计了抗晕管以提高探测器的抗晕能力;读出电路采用快照(Snapshot)积分模式,单色积分时具有先积分后读出(ITR)/边积分边读出(IWR)可选功能;当读出电路工作在单色或双色信号顺序模式时,各色积分时间可调;此外读出电路具有多种规格及任意开窗模式。该读出电路采用0.35?m 2P4M标准CMOS工艺,工作电压3.3 V。读出电路具有全芯片电注入测试功能,测试结果表明,在77 K条件下,读出电路的四种积分/读出模式工作正常,单色信号输出摆幅达2.3 V,功耗典型值为65 m W。     

新原理光电探测阵列的微光响应测试研究

针对暗电流低、灵敏度高等优点的新原理量子效应光电探测器,设计和加工了增益可调CTIA读出电路,以获得宽动态范围读出。读出电路芯片与164元量子效应光电探测器集成封装,在室温（300 K）条件下进行读出测试研究。光源采用633 nmHe-Ne激光器,直径50 m光斑聚焦照射。测试结果表明:器件偏压为-0.1 V,激光功率150 pW,积分时间78 s,响应电压55 mV,电压响应率达到3.67 E+08 V/W。根据测试结果,提出了进一步降低暗电流影响的改进测试方案。     

面向384×288面阵型红外读出电路的低功耗设计

介绍了一种面向384×288 CMOS面阵性红外读出电路的低功耗设计.针对探测器的特点(输出阻抗约100kΩ,积分电流约100nA),新提出并实现了一种四像素共用BDI的QSBDI(Quad-share BDI)像素结构.在QSBDI结构中,4个相邻的像素共用一个反馈放大器,从而实现了高注入效率、稳定的偏置、较好的FPN特性和低功耗.另外该384×288读出电路还支持积分然后读出、积分同时读出功能,还有两个可选择的增益以及4种窗口读出模式.128×128的测试读出电路已完成设计、加工和测试.电路使用CSMC0.5μm DPTM工艺流片,测试结果表明在每个子阵列输出的峰峰差异仅为10mV.在4MHz的工作频率下,像素级引入的功耗仅为1mW,芯片的整体功耗也只有37mW,实现了低功耗设计.     

A snap-shot mode cryogenic readout circuit for QWIP IR FPAs

The design and measurement of a snap-shot mode cryogenic readout circuit (ROIC) for GaAs/AlGaAs QWIP FPAs was reported. CTIA input circuits with pixel level built-in electronic injection transistors were proposed to test the chip before assembly with a detector array. Design optimization techniques for cryogenic and low power are analyzed. An experimental ROIC chip of a 128 × 128 array was fabricated in 0.35μm CMOS technology. Measure-ments showed that the ROIC could operate at 77 K with low power dissipation of 35 mW. The chip has a pixel charge capacity of 2.57 × 10~6 electrons and transimpedance of 1.4 × 10~7 Ω. Measurements showed that the transimpedance non-uniformity was less than 5% with a 10 MHz readout speed and a 3.3 V supply voltage.     

读出电路中的开窗口读出方法实现

主要研究了一种应用于读出电路中的开窗口读出方法.详细描述了开窗口读出电路的工作原理,电路功能和逻辑设计,并通过计算机仿真验证了电路设计的正确性.该方法可以实现任意开窗,即从指定像素开始读出,窗口大小、起始地址和读出顺序均可控;不但可以满像素输出保持大的视场,而且可以任意指定图像中的一个区域开窗口读出,大大提高了图像输出的速率.     

红外焦平面CMOS单元读出电路

研制出一种 Ｃ Ｍ Ｏ Ｓ 差分放大器组成的电容反馈互导放大器（ Ｃ Ｔ Ｉ Ａ） 型红外焦平面读出电路,其输出端带有相关双取样（ Ｃ Ｄ Ｓ） 电路。对读出电路的注入效率进行了计算机模拟。介绍了器件的设计与工艺分析。实验结果表明,在７７ Ｋ 下,读出电路的动态范围为６６ ｄ Ｂ,功耗典型值为０ ．５３ 毫瓦／ 位     

双色大面阵量子阱红外探测器读出电路设计

以双色量子阱640×512读出电路的设计为例阐述大面阵读出电路的设计要点,分模块详细说明了设计思路和具体电路结构,给出了电路仿真结果和实测结果,最后从电路、版图的角度分析了双波段大规格读出电路的一些设计要点。     

CMOS Readout Circuit with New Background Suppression Technique for Room-Temperature Infrared FPA Applications

A high-performance CMOS readout integrated circuit (ROIC) with a new temperature and power supply independent background current and dark current suppression technique for room-temperature infrared focal plane array applications is proposed. The structure is composed of an improved switched current integration stage, a new current-mode background suppression circuit, and a high linearity, high voltage swing output stage. An experimental readout chip has been designed and fabricated using the Chartered 0.35 μm CMOS process. Both the function and performance of the proposed readout circuit have been verified by experimental results. The test results show that the detector bias error in this structure is less than 0.1 mV. The input resistance is close to an ideal value of zero, and the injection efficiency is almost 100%. The output voltage linearity of the designed circuit is more than 99%. The background suppression level is tunable between 8 nA–1.5 μA, and the background suppression uniformity is as high as 100%. A unit-cell occupies a 10 μm × 15 μm area and consumes less than 0.07 mW power.     

大规模IR ROIC中列读出级的低功耗设计

本文提出了一种大规模面阵型红外读出电路列读出级的低功耗设计.当读出频率为4MHz时,通过采用输出总线预置技术和stand-by低功耗策略,与主从两级放大的列读出级相比,功耗从8.16mW降低到了0.8mW,节省了大约90%的功耗.在输出总线预置的结构中,ROIC一共有四条输出总线,轮流驱动输出缓冲器进行读出.当一个输出总线被读出时,其他三条总线上的数据则在准备之中.当列选择信号到来时,输出总线上不再有大信号SR过程,而只有小信号的重新建立过程.因此在同等建立时间的条件下,可以减小CSA的带宽和功耗.     

双色红外焦平面阵列读出电路设计

根据P-N-N-P型叠层双色红外焦平面阵列探测器结构及其等效电路,提出了一种128×128同时积分、同时读出型双色红外焦平面读出电路原理及实现方式。单元电路采用直接注入结构作为输入级,在给定的单元面积内获得了较大的积分电容,满足了单元电路内中、短波两个独立的积分信号通道的需求。仿真结果表明该电路满足预定的设计要求,积分时间可调,读出速率大于等于5MHz,中、短波输出电压的线性度均达到99%以上,功耗约68mW。