基于SRIO总线的数字信号处理系统的实现

高速数字信号处理系统及其内部数据的交换通常需要很高的数据传输速度,传统的PCI并行总线由于传输速度受限难以满足实际需求。RapidIO总线采用点对点包交换技术,具有高宽带,低延迟及高可靠性等特点,为系统内部高速互连提供了很好的解决方案。该文通过对该协议的研究,掌握了实现该协议的关键技术,并采用RapidIO技术,提出了基于串行RapidIO的数字信号处理系统框架,并运用StratixⅡ系列FPGA芯片及Tsi578芯片实现该系统。     

一种基于openVPX的通用信号处理平台设计

针对大总线带宽及高运算能力的应用需求,给出了一种新的信号处理平台的硬件设计方案 。处理平台总体架构满足openVPX标准,采用LevelⅡ的RapidIO总线和双星型的RapidIO交换 网络,利用高性能的DSP和FPGA处理芯片,处理平台的总线带宽可达到37.8 Gbit/s。处 理平台具有很强的灵活性和一定的通用性,且已在工程中成功应用。     

某航电系统RapidIO网络驱动设计与实现

RapidIO技术作为目前主流的高速嵌入式系统互连技术,非常适合承载复杂的航空电子系统的板内数据交换任务。文章详细介绍了一种RapidIO网络驱动的设计与实现,重点阐述了消息机制、交换芯片的配置方式及网络管理算法。     

RapidIO互联应用

在高速嵌入式系统中传统的总线技术已成为技术瓶颈,本文以近些年来涌现的RapidIO技术为基础,介绍RapidIO的结构体系和RapidIO在嵌入式多处理器系统互连中的实现方案,并对RapidIO总线的驱动开发的重点内容进行介绍,并对多处理器RapidIO互连系统进行测试.     

大规模RapidIO协议交换的FPGA实现

RapidIO交换模块是RapidIO系统的核心模块,决定了整个RapidIO系统的数据带宽.文中介绍了一种大规模RapidIO协议交换的FPGA实现方式,并且在基于VPX总线的RapidIO交换模块中得到实际应用.该交换模块除具有RapidIO协议交换功能,还具有RapidIO系统主控功能以及以太网交换功能.经过使用实际的RapidIO端点模块进行测试,该交换模块实现了RapidIO交换功能以及RapidIO系统主控功能.     

RapidIO交换芯片的静态时序约束设计

静态时序分析是目前通用的芯片时序验证的重要方法,其依赖于时序模型和时序约束。时序约束是检验设计电路时序的准则,好的时序约束可以正确地体现芯片的设计需求。针对RapidIO交换芯片中存在的多时钟域构成、高速通道的高速时钟频率要求,2x/4x绑定模式下多lane时钟同步等的特殊要求,以及较多的跨异步时钟处理存在的问题,文中提出一种多分组的全芯片时序约束,通过设置时钟定义、时钟组定义、端口延迟定义、时序例外和虚假路径等,以及修正和优化必要的setup time/hold time违例,解决RapidIO交换芯片静态时序分析中的时序违例等时序问题,实现时序收敛的目的。实验验证及流片测试结果表明,所有时序路径均满足时序要求,RapidIO芯片的时序约束设计正确、完备。     

RapidIO总线在组合导航系统中的应用

简要地从 RapidIO 的主要技术特点、体系结构、系统拓扑、协议层次和流量控制等方面对其进行分析,提出了一种基于 RapidIO 总线的组合导航系统的架构方案。通过指定高性能包交换互连技术,在系统内的微处理器、DSP、FPGA、通信和网络处理器以及外设之间进行数据和控制信息传输,RapidIO 架构消除了传统共享总线的瓶颈问题,极大地提高了系统整体性能。     

基于DSP和FPGA的串行RapidIO系统性能测试与分析

RapidIO是一种基于包交换的高速总线互连技术,支持芯片到芯片和板到板的通信,具有大带宽、高效率、低时延的特点,能满足嵌入式系统对高速数据交换的需求。介绍RapidIO的相关协议,设计以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为节点的串行RapidIO互连系统,对互连系统的高速数据传输进行性能测试,DSP和FPGA的测试速度可分别达到586.6 MByte/s和888.9 MByte/s,并分析实测值与理论值存在差异的原因,为高速信号处理设备的设计研制提供技术支撑。     

基于TSI578的串行RapidIO交换模块设计

RapidIO互连构架是一种基于可靠性的开放式标准,可应用于连接多处理器、存储器和通用计算平台。Tundra公司的TSI578是第三代交换机芯片,可支援串行RapidIO的处理器与周边设备互连。文中简要介绍了基于TSI578芯片的RapidIO交换模块的设计原理和实现方法,并对一些关键技术进行介绍。     

RapidIO 网络集群管理技术

分析RapidIO总线通信特点与嵌入式系统通信需求,研究了RapidIO网络集群管理技术,融合机架内异构平台RapidIO网络管理技术与机架间网络管理技术,结合数据库集群、网络管理节点无状态等设计方案,为资源池系统提供了机架内、任意机架间高速通信的能力与网络管理节点多重备份的能力。为嵌入式系统的通信扩展提供了强力支撑。     

基于RapidIO的TIPC通信软件设计

将透明处理器间通信协议(TIPC)与基于高性能包交换的RapidIO总线相结合,并对RapidIO的应用层协议进行扩展和定义,可以实现全新的基于RapidIO网络的TIPC通信软件。该软件采用层次化和可扩展的协议来定义开放处理器间的通信协议,为各种应用提供面向消息的、与位置无关的通信服务和标准的API函数接口,为解决多处理器、多模块和多系统互连问题提供了方案。基于Ra-pidIO网络的TIPC通信软件在测试中取得了良好的测试结果。     

基于Serial RapidIO的高速实时数据采集处理系统

首先分析了传统共享型总线在高速实时数据采集处理系统中应用的局限性,介绍了新型交换式串行总线的优势。在对比当前流行的四种新型交换式高速串行总线特点的基础上,分析了采用Serial RapidIO技术架构系统的优势,设计了一个基于这一技术的高速实时数据采集处理系统。该系统具有易扩展、易升级的特点,具有较高的实际应用价值。     

基于CAN总线的智能超声液位变送器

介绍了基于CAN总线的智能超声液位变送器的设计。选用ARM7TDMI-S内核的LPC2119作运算控制器,利用LPC2119芯片内部的CAN总线控制器设计CAN总线通信接口。超声液位变送器采用收发一体式电路设计,由数字温度传感器DS18B20进行温度补偿,利用ARM芯片强大的处理能力,对回波信号进行数字滤波处理,从而准确检测出超声波的传播时间。     

高度综合总线技术硬件平台设计

为了满足高度综合化机架间和机架内LRM之间大容量数据通信和高速与低速总线之间数据交互通信需求,集成高速总线FC、RapidIO、PCI和低速总线CAN、RS485、LVDS电平同步串行总线以及M-LVDS电平同步串行总线,设计了高度综合的总线技术硬件平台,满足了机架间640 Mbit/s有效数据带宽需求、机架内LRM之...     

SSM2165语音压控电路的设计应用

短波通信发射机中频数字化之前,需要一个稳定的采样信号,我们通常需要设计一个语音压控电路。本文简述了一种语音压控电路在短波通信发射机中的基本作用,并介绍了语音压控芯片SSM2165的基本特性。最后结合实际应用,介绍一种基于该芯片的语音压控电路应用及其使用效果。     

基于片上系统的时钟复位设计

从方法优化和电路设计入手,提出了基于片上系统(SOC)的复位方法和时钟复位电路.设计了片外按键复位电路、片内上电电路、晶振控制电路、片内RC低频时钟电路、槽脉冲产生电路、分频延时电路、时钟切换电路及异步复位同步释放电路等电路模块.以上电路模块构成了片上系统的时钟复位电路,形成了特定的电路时钟复位系统.该时钟复位系统将片外按键复位与片内上电复位结合起来,形成多重复位设计,相比单纯按键复位更智能,相比单纯上电复位则更可靠.另外,该时钟复位系统还采用了片内RC振荡时钟电路等一系列电路,借助片内RC时钟实现对芯片的延时复位,进而在保证复位期间寄存器得到正确初始化的同时,还使得芯片能够始终处在稳定的晶振时钟下正常工作.相比传统的时钟复位电路,该时钟复位系统既便捷,又保证了系统初始化和系统工作的可靠性.     

基于RapidIO的双主机节点嵌入式系统互联设计

分布式并行计算的发展对嵌入式系统互联技术提出了更高的要求,RapidIO可提供芯片间、板间的高性能互联,传输效率高于PCIE和千兆以太网。文中给出了一种基于RapidIO的双主机节点嵌入式系统互联的设计方案、硬件设计及其软件实现,并对系统功能和性能进行验证。验证结果表明,该系统性能稳定、可靠,并为新一代高性能嵌入式系统互联提供了良好的解决方案。