共查询到17条相似文献,搜索用时 187 毫秒
1.
2.
设计了一款基于施密特比较器的上电复位电路.采用带隙基准源作为施密特比较器的输入参考电压,使电源监控电路具有更加准确的检测电压.给出一个新型结构的延时电路,与传统的RC延时电路相比,在相同的延时下减小了芯片面积.应用数字辅助延时单元,使复位脉冲宽度可控.基于VIS 0.35 μm CMOS工艺,在3.3 V电源电压下进行Cadence Spectre仿真.结果表明,在高电源纹波、上电缓慢、快速掉电/上电等极端情况下,该电路均具有较高的可靠性. 相似文献
3.
给出了一套适用于SoC芯片的时钟和复位管理电路设计范例,详细介绍了SoC芯片中的时钟和复位管理电路的实现方案。其中时钟管理电路支持输入时钟可选、PLL动态变频、时钟门控管理和时钟状态查询功能,能够灵活的控制各模块输入时钟开启或关闭,很好的支持SoC芯片低功耗工作模式。复位管理电路支持复位输入控制功能和复位状态查询功能。复位输入控制可以选择使能或不使能复位源触发系统复位。 相似文献
4.
本文基于I2C总线,设计了电子万年历计时系统,给出了系统的硬件组成电路和软件设计方法.该系统以P89V51RB2作为系统主控芯片,飞利浦PCF8563实时时钟芯片构成时钟电路模块,用ZLG7290专用显示、按键驱动芯片构成显示电路模块和按键电路模块.与同类产品最大的不同的是使用了ZLG7290芯片,并利用I2C总线通信... 相似文献
5.
介绍了一种片内电流模比较增强型上电复位电路。与传统的片内上电复位电路相比,该上电复位电路避免了二极管复位电路复位信号不彻底和基准增强型上电复位电路较复杂的缺点,利用简单的二极管箝位模块、电流模比较模块和逻辑电平迟滞模块,增强了上电复位信号,有利于后续逻辑单元的翻转。电路采用标准0.35 μm CMOS工艺进行设计和流片。芯片样品电路测试结果表明,在3.3 V电源电压下,电路工作正常,其上电复位逻辑高电平约2.3 V,比普通二极管复位电路高约0.8 V,有利于后续逻辑单元的翻转,且电路结构比基准型复位电路简单。 相似文献
6.
目前基于延时的上电复位电路,其延时电容在掉电后,所储存的电量影响了下一次上电的延时,容易出现复位电平太窄甚至无法产生复位电平的问题;并且电源电位的上升速度,也会影响到复位电路的可靠性;针对此类问题,提出一种基于电平检测的上电复位电路,利用电源回路中本身具有的RC延迟时间作脉冲宽度,可以达到较长的复位时间;并且本电路的复位电平与工艺参数相关,能保证实际电路在复位电平消失后的可靠工作;探讨了本电路的复位特征及可靠性,并从流片结果得到验证。通过理论上的分析和实际结果的测量,本复位电路具有良好的可控性和优秀的复位能力;而且还具有较小的芯片面积。在某些情况下,还可以替代欠压检测电路。 相似文献
7.
8.
为了设计一个性能稳定的DSP开发系统,利用TI公司最新推出的TMS320F28335作为微处理器,该芯片为32位浮点型DSP。在采用浮点DSP设计系统时,不需要考虑处理的动态范围和精度,比定点DSP在软件编写方面更容易,更适合采用高级语言编程。外围电路主要包含电源电路、RAM扩展电路、晶振电路和复位电路,用来辅助DSP的工作。利用电源管理芯片设计电源电路,可以有效解决其他型号的DSP对上电顺序的要求;扩展的外部RAM可以使程序的调试与下载更加方便。利用外部时钟源作为时钟输入,使其输入时钟更加稳定的同时,也可为具有相同时钟的多个DSP使用。利用三端监控芯片来实现系统的手动复位和自动复位,使系统的稳定性大大提高。 相似文献
9.
文中实现了一款适合单色小屏幕应用的通用LCD显示驱动芯片的设计.该芯片采用上华0.8μm N阱CMOS工艺;1/3偏压比,最多可驱动126段码,4个通用输出端口;含有按键扫描电路,最多支持30个按键;采用RC振荡电路,内置电压检测复位电路,以避免显示乱码;通过串行总线控制;休眠模式及关断所有段码显示功能;无需外接译码电路,通用性强. 相似文献
10.
针对上电复位电路中实现毫秒级复位时间的电阻和电容所需面积过大的问题,该文给出了一种基于指数时间扩展技术的面积有效的延时电路。该电路利用环形振荡器产生信号的周期作为参考单位延时,通过异步分频实现增大的指数倍的延时,能在节省芯片面积的情况下实现毫秒级延时,在上电复位电路中实现足够长的复位时间。同时,该文给出了SMIC 0.18 m工艺下设计的SPICE仿真和实验测试结果。实现延迟时间0.91 ms和54.9 ms时,电路版图面积分别约为172m75 m和172 m95 m。与通常的RC方法相比,实现相同的延时至少各节省约82.8%和97%的面积。 相似文献
11.
本文设计了一种在低电压下工作的用于射频标签的上电复位电路。此电路一方面采用了一种新型电平检测模块,可以实现精准的电平检测;另一方面采用了一种新型延迟模块,该模块可在0.8V—5V电源电压下工作,可实现100nS到1mS之间的延时;此外,为了降低功耗,电路在产生上电复位信号将利用数字电路产生一个反馈信号来关断整个电路。本文采用smic0.18um的工艺,利用cadence对其功能进行仿真,结果表明该电路可在1.2V工作电压下进行有效复位,并且可以快速的二次复位,复位脉冲宽度为20us左右,功耗极低,完全满足RFID标签的要求。 相似文献
12.
介绍了一种用于射频标签芯片中数字逻辑部分的上电复位电路。该上电复位电路适应于低电源电压的芯片,改变MOS晶体管的参数以及延迟时间可以调节脉冲的宽度和数字门电路加宽脉冲的宽度,通过反馈管,电路能够抵抗比较大的电源电压噪声影响。电路产生上电复位信号脉冲后,通过反馈控制使能端信号关断整个电路,实现低功耗。电路采用华虹NEC公司0.13μm标准CMOS工艺流片,测试结果表明,此电路能够输出有效的脉冲信号;脉冲过后的导通电流基本为0。FPGA平台的验证表明,芯片输出的POR信号能够正确启动标签中的数字基带芯片,输出信号有效。 相似文献
13.
14.
15.
基于MCS-51单片机的复位电路抗干扰分析与设计 总被引:1,自引:1,他引:0
随着单片机在各个行业的广泛应用,其可靠性、安全性成为一个非常突出的问题。而单片机应用系统中的复位电路能否可靠工作对整个微机系统可靠运行至关重要。对常用复位电路中存在的一些问题进行了分析,并提出了解决方法。 相似文献
16.
集成电路(IC)发展到了系统芯片(SOC)时代。超深亚微米系统芯片具有规模大、复杂度高、系统时钟频率快的特点,传统的设计流程由于设计规模有限和时序难以收敛等原因,已难以适用于系统芯片的设计;常用的展平式(flat)版图设计方法,会导致工具处理能力严重不足。本文提出了一个完整的系统芯片的设计流程以及基于该流程的层次式、时间驱动的版图设计方法。设计过程采用自上而下的(top-down)的约束分配和时间驱动方式以满足时延约束,实现时序收敛;布局规划采用层次式模块分割以适应芯片规模大的要求。针对8VSB芯片采用。25um工艺在商用软件平台上对上述新方法进行了验证。实验结果表明,60万门的8VSB芯片速度可达到108Mhz。 相似文献
17.
在芯片上电过程中,需要复位电路提供一个复位信号,保证系统正常启动。为了解决传统电路中起拉电压和复位时间较难控制等问题,提出一种利用反相器翻转电压设置起拉电压、电容控制复位时间的新型结构。该上电复位电路在MXIC0.5μm CMOS工艺上得以验证实现。测试结果表明在正负电源分别为0V和-5V的情况下,电路的起拉电平为-4.5V,复位时间为3.44ms,满足工程要求。 相似文献