RF-CMOS建模:MOST在片测试结构寄生分析

提出了一种新的RF-CMOS晶体管在片测试结构寄生模型,模型综合考虑了射频/微波条件下RF-MOST器件在片测试结构中的各种寄生效应.模型考虑了PAD-互连金属、互连金属-DUT(device under test)之间的非连续性,对互连金属和基底之间的寄生效应单独进行了考虑.通过引入一个新的元件,对PAD结构基底感性损耗进行表征.模型最终应用到采用CSM(Chartered Semiconductor Manufacture Ltd)0.25 μm RF-CMOS工艺制造的测试结构寄生效应等效电路建模中,高达40GHz测试和仿真数据验证了模型的良好精度.     

RF CMOS工艺片上MOM电容的宽频带建模与验证

提出了一种新的基于RF CMOS技术的金属-氧化物-金属(MOM)电容宽频带建模方法。为了提高模型精度、扩展有效频带,模型在构造时加入了测试焊盘和输入/输出互连线的等效电路。测试结构是基于自身物理结构进行架构的,充分考虑了其在高频时引入的各种寄生效应。互连线模型考虑了高频时的趋肤效应。通过解析提取的方法,在低频时提取测试结构引入的容性和阻性寄生参数。采用物理公式计算互连线的等效电感和电阻以及高频下互连线产生的趋肤效应参数初值。对于模型拓扑结构和参数提取方法,采用40 nm RF CMOS工艺上设计所得连带测试结构MOM电容数据进行验证。在0.25～110 GHz的频率范围内,可得测试和仿真的S参数精确吻合。     

RF-CMOS建模:面向低功耗应用的RF-MOSFET模型开发

在EKVv2.6本征模型基础上发展出一种新的、可用于低压低功耗CMOS RFIC CAD 的RF-MOSFET模型,模型对栅氧化层寄生电阻以及有损基底损耗进行了考虑.在对晶体管零偏和线性工作态下等效电路进行分析的基础上,开发出新的解析提取RF-MOSFET器件射频寄生参数的算法.模型最终应用到采用CSM(Chartered Semiconductor Manufacture Ltd)0.25μm RF-CMOS工艺制造的一共源连接、8栅指(每指尺寸长L=0.24μm,宽W=9.58μm)n-MOSFET 建模中,DC高达40GHz测量和仿真所得S参数对比结果验证了模型的良好精度.     

RF-CMOS建模:面向低功耗应用的RF-MOSFET模型开发

在EKVv2.6本征模型基础上发展出一种新的、可用于低压低功耗CMOS RFIC CAD 的RF-MOSFET模型,模型对栅氧化层寄生电阻以及有损基底损耗进行了考虑.在对晶体管零偏和线性工作态下等效电路进行分析的基础上,开发出新的解析提取RF-MOSFET器件射频寄生参数的算法.模型最终应用到采用CSM(Chartered Semiconductor Manufacture Ltd)0.25μm RF-CMOS工艺制造的一共源连接、8栅指(每指尺寸长L=0.24μm,宽W=9.58μm)n-MOSFET 建模中,DC高达40GHz测量和仿真所得S参数对比结果验证了模型的良好精度.     

低阻硅CMOS工艺片上互连线模型

提出了一种新的互补金属氧化物半导体(CMOS)工艺片上的互连线模型,模型在考虑互连线金属导体高频效应和衬底效应的基础上,引入了一个电容来表征金属导体通过氧化层在低阻硅衬底中引起的容性耦合特性.建立的互连线模型通过0.18 μm CMOS工艺上制作的互连线测试数据验证,频率精度可至50 GHz.     

Raphael-深亚微米集成互连参数仿真优化系统

针对超深亚微米层次下的金属互连设计,使用Raphael(集成布线互连)仿真系统完成了互连寄生效应参数的提取。介绍了Raphael仿真系统的主要功能及基本应用,并分析了常规集成布线互连参数模型。采用二层跨越式互连结构,对寄生电阻、电容参数进行了仿真,并得到电流密度的分布结果。这些参数的提取及验证对电路的布局设计是十分重要的。     

可缩放的开路通路地屏蔽电感在片测试结构去嵌入方法

建立了标准CMOS工艺电感在片测试寄生参量模型.实验验证了相同频率时,信号线寄生的串联电阻、串联电感、并联电容与信号线的长度成正比.进而针对不同外径电感到焊盘之间信号线长度不同,采用相同去嵌入结构引起测量误差,不同的测试去嵌入结构又大大增加芯片面积的问题,首次提出针对该信号线寄生参量的按比例缩放地屏蔽开路通路测试结构去嵌入解决方案.使用0.35μm两层多晶硅、四层互连线的CMOS工艺电感流片验证了该方法的有效性.     

用于SPICE模拟高频互连效应的RLC电路模型

提出了一个用于ＳＰＩＣＥ模拟高频互连 应的ＰＣＬ互连电路模型,该模型考虑了频率对互连电感、电阻的影响,适用于从芯片间互连到芯片内互连高频效应的分析。基于所提出的互连模型,对频率达１０００ＭＨｚ时芯片内长互连线的延迟、串扰、过冲等互连寄生效应进行了分析,并指出了抑制互连效应的技术途径。     

VLSI互连线频变 K 参数和频变电阻的有效提取算法

在GHz以上高频集成电路中,必须考虑互连线的电感寄生效应,以便对电路性能进行准确的分析和验证. K参数矩阵(部分电感矩阵的逆)由于其较好的局部化特性,被广泛接受并应用于对互连电感效应进行建模.但多数已有文献未考虑高频效应或效率不高.本文提出一种新的三维频变K 参数提取算法,通过与窗口技术相结合、以及窗口内线性方程组的有效求解,该算法具有较高的计算效率,同时,在此基础上,通过少量额外运算还可得出频变电阻.数值实验表明,该算法可处理复杂的互连结构,并且在保持较高准确度的情况下,其速度比电感提取软件FastHenry快几十至几百倍.     

可缩放的开路通路地屏蔽电感在片测试结构去嵌入方法

建立了标准CMOS工艺电感在片测试寄生参量模型．实验验证了相同频率时,信号线寄生的串联电阻、串联电感、并联电容与信号线的长度成正比．进而针对不同外径电感到焊盘之间信号线长度不同,采用相同去嵌入结构引起测量误差,不同的测试去嵌入结构又大大增加芯片面积的问题,首次提出针对该信号线寄生参量的按比例缩放地屏蔽开路通路测试结构去嵌入解决方案．使用0.35μm两层多晶硅、四层互连线的CMOS工艺电感流片验证了该方法的有效性．