可用于高密度高速度领域的一种新型两端静态存储单元的设计

A vertical two-terminal silicon PNPN diode is presented for use in a high-density memory cell. The device design for high-speed operations was studied with experiments and calibrated simulations, which proves that the proposed memory cell can be operated at nanosecond range. The static and dynamic power dissipations were also studied, which indicated the availability of the proposed memory cell for VLS1 applications. Moreover, the memory cell is compatible with CMOS process, has little impact from process variation, and has good reliability.     

基于速度饱和的CMOS倒相器延迟模型

提出了一个新的小尺寸CMOS倒相器延迟模型,它考虑了速度饱和效应以及非阶梯的输入信号对延迟的影响并给出了倒相器快输入响应与慢输入响应的判据,模型计算结果与SPICEBSIM1模型的模拟结果吻合得很好.     

用于SPICE模拟高频互连效应的RLC电路模型

提出了一个用于ＳＰＩＣＥ模拟高频互连 应的ＰＣＬ互连电路模型,该模型考虑了频率对互连电感、电阻的影响,适用于从芯片间互连到芯片内互连高频效应的分析。基于所提出的互连模型,对频率达１０００ＭＨｚ时芯片内长互连线的延迟、串扰、过冲等互连寄生效应进行了分析,并指出了抑制互连效应的技术途径。     

共振隧穿二极管电流密度-电压曲线数值计算中积分方法的改进

提出了一种基于黄金分割法和二分法寻查思想的一维积分来实现二维积分的方法,此方法能迅速而精确地计算ＲＴＤ电流密度－电压曲线适用于ＲＴＤ及其电路的计算机辅助设计。     

共振道穿二极管电流密度—电压曲线数值计算中积分方？…

提出了一种基于黄金分割法和二分法寻查思想的一维积分来实现二维积分的方法,此方法能迅速而精确地计算ＲＴＤ电流密度－电压曲线适用于ＲＴＤ及其电路的计算机辅助设计。     

使用非对称内表面氧化层的MOS管性能优化

提出了一种用来提高短沟道MOS管性能的非对称内表面氧化层结构。该结构是在MOS管的源端附近生长一层厚的内表面氧化层,以抑制载流子迁移率的降低,同时,在MOS管的漏端附近生长一层薄的内表面氧化层,以抑制器件的短沟道效应。使用TCAD软件进行仿真和分析,结果显示,与对称内表面氧化层结构相比,非对称内表面氧化层结构具有更好的导通-关断特性。对器件进行优化,当源端较厚的内表面氧化层占总氧化层的比例为15%左右时,器件的性能得到最大幅度的提高。在相同的关断电流下,与对称内表面氧化层器件相比,非对称内表面氧化层器件的导通电流提高5%~15%。     

使用非对称内表面氧化层的MOS管性能优化

提出了一种用来提高短沟道MOS管性能的非对称内表面氧化层结构。该结构是在MOS管的源端附近生长一层厚的内表面氧化层,以抑制载流子迁移率的降低,同时,在MOS管的漏端附近生长一层薄的内表面氧化层,以抑制器件的短沟道效应。使用TCAD软件进行仿真和分析,结果显示,与对称内表面氧化层结构相比,非对称内表面氧化层结构具有更好的导通-关断特性。对器件进行优化,当源端较厚的内表面氧化层占总氧化层的比例为15%左右时,器件的性能得到最大幅度的提高。在相同的关断电流下,与对称内表面氧化层器件相比,非对称内表面氧化层器件的导通电流提高5%~15%。     

基于速度饱和的CMOS倒相器延迟模型

提出了一个新的小尺寸CMOS倒相器延迟模型,它考虑了速度饱和效应以及非阶梯的输入信号对延迟的影响并给出了倒相器快输入响应与慢输入响应的判据,模型计算结果与SPICEBSIM1模型的模拟结果吻合得很好.     

石墨烯背栅器件在空气中稳定性的研究

The stability of a graphene field effect transistor(GFET) is important to its performance optimization, and study of hysteresis behavior can propose useful suggestions for GFET fabrication and optimization.In this work,a back-gate GFET has been fabricated and characterized,which is compatible with the CMOS process.The stability of a GFET in air has been studied and it is found that a GFET’s electrical performance dramatically changes when exposed to air.The hysteresis characteristic of a GFET depending on time has been observed and analyzed systematically.Hysteresis behavior is reversed at room temperature with the Dirac point positive shifted when the GFET is exposed to air after annealing.     

共振隧穿二极管电流密度-电压曲线的计算与分析

用紧束缚能带方法计算双势垒结构 Ga As/ Ga1-x Alx As/ Ga As和 In As/ Ga Sb/ Al Sb的电子、空穴电流密度 ,对计算结果进行分析 ,并对其结果在工艺设计中的应用进行讨论