在InP表面淀积Si_3N_4薄膜的研究

本文报导了用CVD的方法在InP、InGaAsP四元层表面淀积Si_3N_4薄膜的工艺。并对影响Si_3N_4薄膜的淀积速率、折射率、腐蚀速率的各种因素进行了实验和分析。实验结果表明:用该方法所淀积的Si_3N_4薄膜,重复性、均匀性都较好,该薄膜已较好地用于激光器的研制中,作为窄条光刻腐蚀保护膜和扩散掩蔽膜,得到了理想的效果。     

在GaAs和InP晶片上用PECVD法淀积Si_3N_4膜

本文报导用PECVD法成功地在GaAs和InP晶片上制作了Si_3N_4膜。文中给出了不同射频功率、淀积温度及Si/N比条件下所得到的淀积速率、薄膜折射率及腐蚀速率等主要实验数据。首次报导直接利用椭圆偏振光测厚仪测量GaAs和InP衬底上所淀积的Si_3N_4膜,同时用红外透射光谱分析了Si_3N_4膜。     

肖特基势垒二极管SiO2-Si3N4复合钝化膜研究

对Si肖特基势垒二极管的钝化技术进行了研究。研究了不同淀积温度、气体流量、射频功率以及气体压力等工艺技术条件下,淀积PECVD SiO_2和LPCVD Si_3N_4膜的介电强度E、介电常数ε_r、耐压V、针孔密度、漏电流I、内应力σ、片间均匀性以及片内均匀性等性能。研究了PECVD SiO_2膜的增密技术。提出了一种应力小、漏电流小且抗辐照能力较好的PECVD SiO_2/LPCVD Si_3N_4复合介质膜钝化工艺方法和技术条件,提高了肖特基势垒二极管的性能。     

GaAs衬底上低温热分解生长扩散掩膜

一、引言GaAs器件和Si器件一样,也常常需要一种钝化膜来提高器件的可靠性,或是作为杂质选择扩散的掩膜。目前GaAs器件常用的介质膜有Si_3N_4膜、SiO_2膜、Al_2O_3膜和GaAs自身氧化膜(阳极氧化、等离子氧化等) 用正硅酸乙酯热分解生成SiO_2膜和PSG膜是硅平面工艺中常用的方法,这种方法工艺简单、安全、容易控制。但在GaAs衬底上如用Si器件的热分解工艺,当分解温度为700℃—800℃时,会使GaAs表面离解,造成缺陷,影响器件的电参数。为了防止GaAs衬底的分解,我们在尽可能低的温度下,预先在GaAs衬底上淀积一层薄膜,此膜可以     

双层介质膜的辐照效应

作者研究了在辐射加固的Si器件中用于Si表面钝化的双层介质膜。与称为双层SiO_2膜的CVD-SiO_2/SiO_2膜相比,Si_3N_4/SiO_2和PSG/SiO_2双层介质膜表现出对电离辐射具有较低的灵敏度。然面,Si_3N_4/SiO_2和PSG/S_1O_2膜比双层SiO_2膜表现出大得多的初始界面态密度。作者还研究了后氧化退火对辐射引起的界面态的影响。采用了双层SiO_2膜来实现辐射容限大于1兆拉德(硅)的IIL器件。     

Si_3N_4膜气相淀积的最佳工艺条件的选择和应用

本文通过对LPCVD生长高温Si_3N_4膜的反应过程和机理进行了详细的分析,并着重讨论了反应源在一定的温度分布、压力和气流条件下,进行化学气相淀积时的各种关系,然后通过正交试验方法,找出最佳的温度分布、压力和气流的工艺条件,获得了质量高、均匀性好的Si_3N_4膜.并达到了国际上同类产品的先进水平.对一年多来在LPCVD生长近四万片的Si_3N_4膜用于双极型器件中,与常压CVD作了对比,Si_3N_4膜的合格率提高了33.2％,生产效率提高了一个数量级以上,对器件的合格率和可靠性有明显的贡献,已取得了显著的经济效益.     

用两块掩模版制造P—MOS集成电路

众所周知,用通常的P-MOS工艺制造集成电路时,就需要四次光刻三次对位。因而,所用的掩模版多对位的次数也多。这样、掩模版的缺陷和对位的好坏直接影响产品的成品率。与此同时,由于硅片的表面直接和水气、试剂等接触次数多,增加了沾污来源。 为此,提出了一种用两块版制造P-MOS集成电路的工艺,这种方法具有操作简便,减少工序、提高成品率和降低成本等优点。 制造P-MOS集成电路所用的是晶面为(100)、电阻率为3～5欧姆·厘米的n型硅。 工艺过程是先用1050℃高温氧化法生长一层600埃致密的SiO_2,接着用硅烷和氨气作为源在氮气气氛中在780℃的温度下生长一层400埃的Si_3N_4(此温度高于800℃时难以腐蚀),而后再在Si_3N_4上用硅烷和氧气在氮气中480℃温度下由CVD法生长一层3000埃软的SiO_2。这样就形成了Si—SiO_2—Si_3N_4—SiO_2的结构。 然后,涂光刻胶,作第一次光刻,在软SiO_2上腐蚀出窗口。接着用SiO_2作为掩蔽,用1:1的磷酸和水腐蚀液在150℃下刻蚀Si_3N_4之后腐蚀下面的SiO_2,这时在上面的软SiO_2已腐蚀得差不多,剩下的SiO_2在蒸铝以前的腐蚀中完全去除掉。 在光刻之后,用CVD法在硅上淀积BN。反应气体是高纯氢气、氨气和用氢气稀释到5％的硼烷。反应温度范围为700℃～1250℃。反应气体的流量(B_2H_6 N     

PECVD Si_3N_4膜工艺研究

本文叙述通过射频电场产生的辉光放电等离子体,在200～300℃的温度条件下淀积Si_3N_4膜。给出不同射频功率、淀积温度和Si/N气体浓度条件下得到的淀积速率、腐蚀速率和折射率等实验数据,以及它们对膜质量、膜均匀性的影响。同时还给出红外光谱仪分析膜组分的结果。     

InSb-IRCCD中PECVDSi_3N_4膜的工艺分析

本文主要叙述通过射频电场产生的辉光放电等离子体,在200～300℃的温度下淀积Si_3N_4膜.给出了实验条件、红外光谱仪分析膜组分的给果,简述了PECVDSi_3N_4膜在InSb红外CCD中的作用.     

低压硅外延的选择性生长现象

低压化学汽相淀积系统(LPCVD)具有产量大,均匀性好和成本低等优点,最近国外已大量的用于半导体工业中制备SiO_2、Si_3N_4和多晶硅薄膜,用于硅外延也能够降低温度和抑制自扩散.最近我们发现低压外延有选择性生长现象.我们在H_2-SiCl_4体系,以SiO_2为掩模,反应管压力为80～100托,温度高于1050℃,H_2流量为6升/分,SiC_4浓度低于0.027克分子数,在SiO_2 .处没有发生硅的淀积,而在SiO_2的窗孔内硅片上可以得到0.2～0.5微米/分的生长速度.     

采用平面电阻炉单面加热制备Si_3N_4的CVD工艺

本文提出采用平面电阻炉单面加热,以N_2携带SiH_4和NH_3作为反应气体,用CVD法淀积氮化硅薄膜的工艺。分析了Si_3N_4淀积过程中存在的气相反应。讨论了气体流动形式、流量和反应管横截面形状对淀积膜均匀性的影响。平面电炉的加热方式允许采用横截面极扁的石英反应管,为淀积均匀的Si_3N_4膜提供了较佳的设备条件,理论分析和实际结果都证实了这一优点。平面电阻炉的加热方式还具有设备简单,温度的测量准确、控制可靠,无高频污染等优点。这种设备原则上可推广用于其它的CVD工艺。     

等离子体增强型化学汽相淀积氮化硅薄膜的研究

一、引言等离子体增强型化学汽相淀积(PECVD)氮化硅(Si_3N_4)薄膜技术,在半导体器件,特别是在大规模集成电路和CCD中,为制作器件的钝化膜已得到广泛的重视。随着器件向高速化,高集成化发展,提高器件的稳定性和可靠性尤为重要。为更有效地保护铅条不产生断裂,并在钝化工艺完成后MOS结深不受影响,采用常压CVD和低压CVD(LPCVD)淀积Si_3N_4薄膜已不能适应器件的要求。必须寻求在更低的温度下(400℃以     

自控刻蚀保护膜引线孔的方法

在半导体器件生产中为提高器件的可靠性,避免工艺中划伤铝膜,以致影响划片后管芯成品率,可在刻铝后先淀积一层SiO_2保护膜.当在铝引线上淀积SiO_2保护膜后,必须解决保护膜引线孔的刻蚀问题.通常对SiO_2膜的刻蚀基本分两类:一是液相化学腐蚀,一是等     

多用途LPCVD/PECVD薄膜淀积设备的试制与其薄膜性能的研究

本文介绍一种经济、实惠、多用途LPCVD与PECVD淀积Si_3N_4薄膜设备,该设备结构简单,性能稳定,对集成电路以及微电子器件的科研和生产具有相当的灵活性.文章中对该设备的设计和结构进行了描述,并对该设备用不同方法所淀积的Si_3N_4薄膜的性能进行了测试和分析.最后对进一步开发该设备的应用给予说明     

LPCVD膜层均匀性机理

近年来,LPCVD工艺已活跃于集成电路的制造工艺中,用以制成SiPOS膜、SiO_2膜、Si_3N_4膜以及含氧热淀积钝化膜.对这些膜层的电学特性,结构特性和光学特性都有过专著.为了适应VLSI的飞速发展对这些膜层质量提出的特殊要求,以满足电路模块功能的需要,尤其在膜层的均匀性指标上有相当大量的研究者下过功夫.这些工作都是非常有益的.对于膜层的均匀性,不管是电路设计者还是电路制造者无不很感兴趣.本文拟以自己的实践分析LPCVD膜层均匀性的机理.我们对两个系统做过温度、源比、入口压力和源气流速率的实验研究,认为反应器     

多晶硅膜的热壁低压化学汽相淀积

目前多晶硅膜的淀积与其他Si_3N_4、SiO_2等薄膜工艺一样,一般都采用CVD技术,国内生产都是在冷壁常压系统中淀积.本文介绍热壁低压CVD技术,使装片容量增加到常规CVD技术的4到5倍,且膜厚的均匀性好,含氧量低,不用携带气体和加热基座,因此工艺简单,能节省电力与高纯气体,具有较大的经济效果.试验中采用的硅源为20%SiH_4气体,系统压力为0.5～1托,淀积温度为640℃～700℃,SiH_4气流量为25～45毫升/分,淀积膜厚2000～7000埃的多晶硅膜,淀积速率为90～160埃/分.膜厚每增加1000埃,R(?)比值降低约1.2倍,淀积温度每增加20℃,R(?)比值降低约1.3倍.根据电子衍射分析,多晶硅膜的最低淀积温度为600℃左右,一般以640℃至700℃为宜.薄膜表面晶粒大小随淀积温度与膜厚增加而增加.     

亚微米ULSI无鸟喙封闭界面局部氧化技术

研究了一种适用于亚微米特大规模集成电路(ULSI)的封闭界面局部氧化隔离技术;作者把等离子增强化学汽相淀积工艺用于Si_3N_4/SiO_2/Si_3N_4复合结构的生产中;这种掩蔽结构,对垂直封闭以及在硅选择氧化期间通过掩模夹层边缘封闭氧化剂十分有效。为了在芯片制造过程中形成完全平坦的图形,生长了全开槽和半开槽的场氧化物。本文报道了一种适用于ULSI的无鸟喙LOCOS工艺。     

采用MES FET结构分析绝缘膜-GaAs界面的光学和电学性质

发现测量宽栅GaAs MES FET光学的和电学的低频特性是研究绝缘膜和GaAs之间界面态的一种有效的手段。流过界面层的表面泄漏电流对器件跨导以及栅输入导纳的频率特性起着重要作用。提出了定量解释实验结果的一个等效电路。利用覆盖绝缘膜(SiO_2、Si_3N_4和AlN)的MES FET结构,研究了这些绝缘膜和GaAs之间界面的光学和电学特性,并且发现这些膜的特征激活能分别为0.62、0.44和0.27eV。     

激光等离子体淀积硅薄膜过程动力学研究

采用强TEA CO_2脉冲激光辐照SiH_4/H_2系统,对SiH_4激光等离子体淀积硅膜进行了研究,测量了膜淀积及膜性能随淀积条件的变化关系.同时采用光学发射光谱、光声激光偏转方法对其基本的微观和宏观动力学过程进行了研究,在此基础上初步建立了膜淀积的物理模型,计算了膜淀积速率、膜面积等,结果与实验符合得较好.     

直流反应溅射Al_2O_3的性质和应用

一、前言 主半导体器件制造中,广泛采用表面钝化来改善器件的可靠性。常用的钝化材料有SiO_2、磷—硅玻璃、Si_3N_4和Al_2O_3等。