在InP表面淀积Si_3N_4薄膜的研究

本文报导了用CVD的方法在InP、InGaAsP四元层表面淀积Si_3N_4薄膜的工艺。并对影响Si_3N_4薄膜的淀积速率、折射率、腐蚀速率的各种因素进行了实验和分析。实验结果表明:用该方法所淀积的Si_3N_4薄膜,重复性、均匀性都较好,该薄膜已较好地用于激光器的研制中,作为窄条光刻腐蚀保护膜和扩散掩蔽膜,得到了理想的效果。     

用ECR法制备氮化硅绝缘层的交流薄膜电致发光器件

本文讨论了用Si_3N_4作绝缘层的薄膜ZnS:TbF_3金属-绝缘体-半导体(MIS)的电致发光器件,Si_3N_4绝缘层用电子回旋谐振等离子化学汽相淀积法(ECR-Si_3N_4)形成。器件的阈值电压为30V_(rms),击穿电压达140V_(rms),亮度衰减和电失效比不用ECR-Si_3N_4薄膜的器件改善了十几倍,这是因为ECR-Si_3N_4薄膜具有极好的电性能和防潮性。     

射频反应溅射Si_3N_4薄膜的性质和表面钝化作用

射频反应溅射Si_3N_4薄膜的光学和电学性质,与制备条件有密切的关系.对Si_3n_4膜的折射率、红外吸收带、相对介电常数、淀积速率和腐蚀速度随溅射电压和混合气体(Ar和N_2)组份的变化规律作了研究.指出,在最佳溅射条件下的电场作用和电子、负离子对硅器件表面SiO_2层的轰击造成的热作用,有利于加速Si_3N_4膜对存在于SiO_2层中的Na~+的吸取和捕集过程,使硅器件的光学特性和稳定性获得显著的改善.而且,由于淀积时的基片表面温度低,可以利用常用的光刻胶掩蔽,进行定域淀积,简化了Si_3N_4膜的光刻腐蚀工艺.     

采用平面电阻炉单面加热制备Si_3N_4的CVD工艺

本文提出采用平面电阻炉单面加热,以N_2携带SiH_4和NH_3作为反应气体,用CVD法淀积氮化硅薄膜的工艺。分析了Si_3N_4淀积过程中存在的气相反应。讨论了气体流动形式、流量和反应管横截面形状对淀积膜均匀性的影响。平面电炉的加热方式允许采用横截面极扁的石英反应管,为淀积均匀的Si_3N_4膜提供了较佳的设备条件,理论分析和实际结果都证实了这一优点。平面电阻炉的加热方式还具有设备简单,温度的测量准确、控制可靠,无高频污染等优点。这种设备原则上可推广用于其它的CVD工艺。     

多用途LPCVD/PECVD薄膜淀积设备的试制与其薄膜性能的研究

本文介绍一种经济、实惠、多用途LPCVD与PECVD淀积Si_3N_4薄膜设备,该设备结构简单,性能稳定,对集成电路以及微电子器件的科研和生产具有相当的灵活性.文章中对该设备的设计和结构进行了描述,并对该设备用不同方法所淀积的Si_3N_4薄膜的性能进行了测试和分析.最后对进一步开发该设备的应用给予说明     

在GaAs和InP晶片上用PECVD法淀积Si_3N_4膜

本文报导用PECVD法成功地在GaAs和InP晶片上制作了Si_3N_4膜。文中给出了不同射频功率、淀积温度及Si/N比条件下所得到的淀积速率、薄膜折射率及腐蚀速率等主要实验数据。首次报导直接利用椭圆偏振光测厚仪测量GaAs和InP衬底上所淀积的Si_3N_4膜,同时用红外透射光谱分析了Si_3N_4膜。     

佛斯隆介质膜的化学汽相淀积生长及其特性

“佛斯隆”(Phoslon)是一种新型介质材料(P_xN_yO_z),这种材料可以用常规的化学汽相淀积(CVD)或等离子体增强化学汽相淀积(PECVD)技术制得。它不含有硅的成分,而是由氮、磷和氧组成,也有由氮磷化物组成的极端情况。这种介质材料很稳定,几乎与半导体工业中常用的所有试剂都不反应,它的介电常数可以和Si_3N_4相媲美。佛斯隆介质的击穿强度为10~7V/cm数量级,这比用CVD技术生长的Si_3N_4好得多。     

Si_3N_4膜气相淀积的最佳工艺条件的选择和应用

本文通过对LPCVD生长高温Si_3N_4膜的反应过程和机理进行了详细的分析,并着重讨论了反应源在一定的温度分布、压力和气流条件下,进行化学气相淀积时的各种关系,然后通过正交试验方法,找出最佳的温度分布、压力和气流的工艺条件,获得了质量高、均匀性好的Si_3N_4膜.并达到了国际上同类产品的先进水平.对一年多来在LPCVD生长近四万片的Si_3N_4膜用于双极型器件中,与常压CVD作了对比,Si_3N_4膜的合格率提高了33.2％,生产效率提高了一个数量级以上,对器件的合格率和可靠性有明显的贡献,已取得了显著的经济效益.     

多晶硅膜的热壁低压化学汽相淀积

目前多晶硅膜的淀积与其他Si_3N_4、SiO_2等薄膜工艺一样,一般都采用CVD技术,国内生产都是在冷壁常压系统中淀积.本文介绍热壁低压CVD技术,使装片容量增加到常规CVD技术的4到5倍,且膜厚的均匀性好,含氧量低,不用携带气体和加热基座,因此工艺简单,能节省电力与高纯气体,具有较大的经济效果.试验中采用的硅源为20%SiH_4气体,系统压力为0.5～1托,淀积温度为640℃～700℃,SiH_4气流量为25～45毫升/分,淀积膜厚2000～7000埃的多晶硅膜,淀积速率为90～160埃/分.膜厚每增加1000埃,R(?)比值降低约1.2倍,淀积温度每增加20℃,R(?)比值降低约1.3倍.根据电子衍射分析,多晶硅膜的最低淀积温度为600℃左右,一般以640℃至700℃为宜.薄膜表面晶粒大小随淀积温度与膜厚增加而增加.     

在LPCVD型系统中采用SiHCl_3——NH_3体系制备Si_3N_4膜

一、前言低压化学汽相淀积(简称LPCVD)技术,近两年来,在国内半导体器件工艺中,特别是以MOS为主的大规模(LSI)和超大规模(VLSI)集成电路中引起了极大的重视。Si_2N_4作为纯化膜改善了器件的性能和提高了器件的可靠性。采用LPCVD技术制备的多晶硅、二氧化硅、氮化硅和磷硅玻璃无论在经济,均匀性,重复性和投片量上都比用常压CVD技术制备的膜优越得多。采用SiHCl_3     

SiN钝化对InGaAs/InP双异质结双极性晶体管直流性能的影响

研究了SiN钝化对InGaAs/InP双异质结双极性晶体管(DHBT)直流性能的影响。在不同温度和不同气体组分条件下淀积了SiN薄膜,并对钝化器件的性能进行了测量和比较。结果表明,低的淀积温度有利于减小淀积过程对器件的损伤;采用氮气(N_2)和硅烷(SiH_4)取代常用的氨气(NH_3)和硅烷(SiH_4)作为淀积SiN薄膜的反应气体,显著地减少了器件发射结(B-E)和集电结(B-C)泄漏电流。另外,与未钝化器件的直流性能相比,钝化后器件的电流增益增加,基区表面复合电流大幅减小,这对提高器件的可靠性至关重要。     

光化学气相淀积氮化硅的工艺及其应用研究——(Ⅲ)光CVD氮化硅薄膜应用于提高器件可靠性

采用光化学气相淀积(光CVD)氮化硅薄膜进行器件的表面钝化,使整个器件提高了可靠性.     

超大规模集成电路中的CVD薄膜淀积技术

介绍了在超大规模集成电路制造工艺中 ,用化学气相 (CVD)方法淀积各种薄膜的反应机理和特性 ,及这些薄膜在器件制造工艺中的应用。     

低压硅外延的选择性生长现象

低压化学汽相淀积系统(LPCVD)具有产量大,均匀性好和成本低等优点,最近国外已大量的用于半导体工业中制备SiO_2、Si_3N_4和多晶硅薄膜,用于硅外延也能够降低温度和抑制自扩散.最近我们发现低压外延有选择性生长现象.我们在H_2-SiCl_4体系,以SiO_2为掩模,反应管压力为80～100托,温度高于1050℃,H_2流量为6升/分,SiC_4浓度低于0.027克分子数,在SiO_2 .处没有发生硅的淀积,而在SiO_2的窗孔内硅片上可以得到0.2～0.5微米/分的生长速度.     

台面钝化工艺

大多数半导体器件和单片集成电路系采用平面工艺制做。台式器件比平面器件有许多优点,且可获得平面工艺所不能得到的特殊性能。然而,台式技术产生无掩蔽的结,且无实用的钝化方法予以完全保护。一种新的工艺结合了台式和平面工艺,即氮化硅(Si_3N_4)掩蔽、热氧化、扩散后形成台面的工艺称为 SIMTOP。工艺过程基本如下:Si_3N_4薄层淀积到硅片上。利用光刻和适当的腐触剂腐触 Si_3N_4以形成所希望的几何形状。然后腐蚀硅以形成台面。如果硅材料是〈100〉     

GaAs衬底上低温热分解生长扩散掩膜

一、引言GaAs器件和Si器件一样,也常常需要一种钝化膜来提高器件的可靠性,或是作为杂质选择扩散的掩膜。目前GaAs器件常用的介质膜有Si_3N_4膜、SiO_2膜、Al_2O_3膜和GaAs自身氧化膜(阳极氧化、等离子氧化等) 用正硅酸乙酯热分解生成SiO_2膜和PSG膜是硅平面工艺中常用的方法,这种方法工艺简单、安全、容易控制。但在GaAs衬底上如用Si器件的热分解工艺,当分解温度为700℃—800℃时,会使GaAs表面离解,造成缺陷,影响器件的电参数。为了防止GaAs衬底的分解,我们在尽可能低的温度下,预先在GaAs衬底上淀积一层薄膜,此膜可以     

用快原子轰击质谱法研究Si_3N_4-GaAs薄膜的深度分布

利用快原子轰击质谱分析技术(FAB-MS)研究了Si_3N_4-GaAs薄膜的剖面分布.根据获得的硅离子电流纵向分布曲线,可以计算出Si_3N_4薄膜的厚度及观察过渡区的分布情况.还利用在不同质量处获得的离子电流曲线及相应于峰值的质谱图,研究了薄膜表面及界面的杂质沾污情况.FAB-MS有助于改进出Si_3N_4薄膜的生长工艺,特别是为原材料选择、清洗条件、腐蚀条件、沾污控制等提供了依据,从而生长出纯度和厚度符合要求的Si_3N_4薄膜.     

高效率MINP硅太阳电池的研制

用扩散法制作MINP硅太阳电池的轻掺杂N区,用PECVD方法淀积的Si_3N_4作其减反射膜,在电阻率为1.5±0.5Ω·cm的P型硅衬底上制取了转换效率为16.5%的MINP太阳电池(有效面积AM1.5、100mw/cm~2、25℃)。本文分析Si_3N_4作MINP电池减反射膜的优点,并对限制MINP太阳电池性能进一步提高的因素进行讨论。     

磷硅玻璃膜的等离子活性淀积及特性

研究了由等离子体活化反应系统(P—PSG)淀积的磷硅玻离膜。分析了对应不同淀积参数的P—PSG的基本特征。在该等离子体淀积方法中,利用反应气体SiH_4、PH_3和N_2O进行淀积, P—PSG有高的淀积速率〔大约为百分之10(W/O)P摩尔重量〕。用这种方法淀积的P-PSG膜与常压下(AP-PSG)淀积的常规PSG膜比较,显示出良好的薄膜性能,如在热处理期间具有较强的抗裂性,保真的台阶覆盖和可控的压应力等。     

连续CVD反应炉中SiO_2薄膜淀积

一、引言 在半导体器件工艺中,普遍采用CVD(化学汽相淀积)方法生长掺杂或不掺杂的SiO_2薄膜,作为器件表面的钝化层、掺杂的SiO_2固态扩散源和多层布线中的绝缘介质层等。与此相应的各种淀积SiO_2薄膜的CVD反应炉也相继出现。由于结构简单,钟罩式旋转反应炉首先广泛应用于实际生产工艺中。图1(α)是一种典型的钟罩式旋转反应炉的示意图,钟罩高度约25cm到40cm间,钟罩内加热的合金铝盘上方形成一个反应空间,被淀积的硅片置于加热的合金铝盘上,铝盘可绕轴旋转。当SiH_4和O_2由钟罩顶部进入反应区时产生大致如下的化学反应: