基于ATE的电源芯片Multi-Site测试设计与实现

介绍了电源芯片的多Site测试设计与实现。基于CTA8280测试系统,通过对芯片CP(晶圆测试)要求进行分析,设计了8 Site测试电路外围,能够实现对晶圆进行8 Die并行测试。测试结果显示,该方案能够有效提升该电源芯片的测试效率,降低测试成本。     

一种用于AC-DC的低温漂自启动振荡器的设计

设计了一种用于AC-DC电源芯片的低温漂、高精度、可降频振荡器。该电路利用系统中的LDO模块产生的基准电压,在MOS和BJT两种不同类型的跟随器上产生两路正负温度系数的电流。对电流进行正负温度补偿后,在逻辑控制下对电容充放电,经过双门限比较器和整形电路产生100 kHz的方波信号。该电路具备在系统启动中具有重要作用的自启动功能。采用0.5 μm BiCMOS工艺,利用Hspice和Cadence进行仿真,在芯片系统典型应用环境下,仿真得到振荡频率为100.2 kHz,当温度在-40 ℃～125 ℃之间变化时,振荡器的频率随温度的偏移在1%以内。该振荡器已被成功应用于一款AC-DC电源管理芯片的设计中。     

0.2μm T形栅技术在10Gbps激光驱动电路研制中的应用

0.2μm T形栅制作技术在100mm GaAs激光驱动电路芯片研制中获得了成功的应用.优化的栅制作工艺保证了形貌良好的栅线条,获得了优良的晶体管直流参数和高频性能.栅工艺重复性好,整片内器件性能均匀一致,确保了电路的成功研制.实际电路测试结果表明,在100mm GaAs片上制备的PHEMT驱动电路的芯片测试合格率达到70%以上,可靠性良好.     

Garfield系列SoC芯片可测性设计与测试

随着生产工艺的进步和芯片复杂度的增加,SoC芯片的测试问题显得越来越重要,传统的测试方法已不能满足现在的设计要求.文章介绍了基于130 nm工艺的Garfield芯片可测性设计,包括边界扫描测试、存储器内建自测试、全速扫描测试和参数测试;分析了全速测试时钟的生成和测试压缩电路的实现.实验结果表明,该方案的故障覆盖率和压缩效率最高可达到97.39%和30%,符合工程应用要求.     

0.2μm T形栅技术在10Gbps激光驱动电路研制中的应用

0.2μm T形栅制作技术在100mm GaAs激光驱动电路芯片研制中获得了成功的应用.优化的栅制作工艺保证了形貌良好的栅线条,获得了优良的晶体管直流参数和高频性能.栅工艺重复性好,整片内器件性能均匀一致,确保了电路的成功研制.实际电路测试结果表明,在100mm GaAs片上制备的PHEMT驱动电路的芯片测试合格率达到70%以上,可靠性良好.     

GPS基带芯片中存储器的可测性设计

GPS基带芯片中嵌入的存储器采用存储器内建自测试(Memory Built-in-Self-Test,MBIST)技术进行可测性设计,并利用一种改进型算法对存储器内建自测试电路的控制逻辑进行设计,结果表明整个芯片的测试覆盖率和测试效率均得到显著提高,电路性能达到用户要求,设计一次成功.     

如何选购数字SSI／MSI测试设备

集成电路(IC)测试是伴随着集成 电路的发展而发展的,它对促进集成电路的进步和应用作出了 巨大的贡献.为了确保产品质量和研制开发出符合系统要求的电路,在集成电路研制、生产和应用等各个阶段都要进行反复多次的检验、测试.中小规模电路具有设计灵活的特点,常用作大规模电路的外围电路,应用十分广泛.因此保证以高效率、低费用完成大批量SSI/MSI的测试和生产是十分必要的.由于我国LSI/VLSI无 论是生产及应用均落后于发达国家,远不如MSI/SSI应用普及,国内IC测试 从需求、效益和测试费用的投入,也未达到普遍追求大型测试系统的阶段,另外国内SSI/MSI测试仪已达到国外同 类产品水平,而价格与进口机型相比要低得多,所以国内SSI/MSI测试仪的市 场仍有一定的规模.     

基于FPGA的RFID晶圆并行测试系统设计

针对高频射频识别(RFID)晶圆在中测(CP)阶段单通道串行测试效率低下的问题,设计了一种基于现场可编程门阵列(FPGA)的多通道并行测试系统以提高测试效率.鉴于RFID晶圆上没有集成天线,提出了一种新的基于探针技术的射频耦合式的晶圆检测方法,模拟芯片实际工作.系统选用FPGA为微控制器,配以多路射频耦合通信电路,实现测试向量生成及快速信号处理.再结合上位机与探针台高速并行的通用接口总线(GPIB)通信接口,以实现晶圆级RFID芯片测试.经实际测试,该系统能够实现16通道并行测试,与单通道串行测试系统相比,效率提升了97％,可靠性好,稳定性高,可应用高密度RFID晶圆的中测.     

混合式IRFPA读出电路参数测试系统

读出电路是红外焦平面阵列(IRFPA)的关键组成部分之一。它的质量直接影响到IRFPA的质量,因此读出电路参数的测试非常重要。本系统采用信号模仿的方法,对IRFPA读出电路注入电信号,调节电信号即可模拟不同的测试条件,利用读出电路的输出就可测试其主要参数的技术指标。系统采用虚拟仪器系统的精密数据采集卡(DAQ)和用于数据处理的软件(LabVIEW)来构建出混合式IRPFA读出电路参数测试系统。采集卡对读出电路输出信号进行采集,并利用软件的运算功能模块对采集的数据进行统计运算,就可定量得到各项参数指标,从而判断读出电路性能的好坏。采用本系统对128×128元读出电路进行测试,实验结果表明了系统的可行性,测试结果可以反映读出电路的质量。     

运放电路在测试系统中的应用

硬件芯片的功能、可靠性和稳定性至关重要,使得硬件测试越来越受到重视。在测试过程中为提高测试的精度和稳定性,会在测试芯片外围电路的基础上根据不同芯片的测试难点增加测试辅助电路,运放电路是其中较为常见的测试辅助电路。根据各运放电路的特点与功能,分别描述和研究了在遇到测试难点时运算放大器、电压跟随器和电压比较器在测试系统中的应用,从而有效提高了测试精度。     

基于FPGA的集成电路测试系统设计

随着电路设计技术的不断发展,集成电路的测试对保证电路可靠性的作用日益增加。集成电路的测试不仅对确保电路的可靠性有重要作用,而且可以降低电路与系统的制造成本。本文是基于集成电路的逻辑功能测试理论,通过测试集成电路的逻辑功能是否正常来判断电路功能是否正常。实验结果表明,该系统测试便捷,准确,对于芯片的生产商和使用者都具有较重要的意义。     

集成电路工程化测试方法研究

现今集成电路测试需求不断增加,为保障批量工程化生产测试环节的顺利进行,提高测试机的测试效率,对目前批量测试过程中容易出现的OS和功能工程测试环节故障进行诊断分析,排除一些常见的故障,实现芯片的快速生产测试。     

一种高效率MCU芯片Multi-Sites测试技术

介绍了使用Multi-Sites工程测试技术提高MCU芯片测试效率的方案。针对MCU芯片Multi-Sites测试难点,阐述了在MCU芯片Multi-Sites测试中电性能测试、功能测试的影响因素和解决方案,并对MCU芯片Multi-Sites测试过程中经常遇到的干扰因素进行分析,保证MCU芯片Multi-Sites测试获得稳定可靠的性能参数,有效提高测试效率。     

一种基于超高压工艺的AC-DC芯片供电方案

基于TSMC的超高压工艺,提出了一种新颖的AC-DC芯片供电方案,省去了传统的辅助绕组,减小了PCB板承载系统的面积,拓宽了应用领域,节约了设计成本。芯片直接连接到高电压直流通路上,由芯片内部设计的控制逻辑来决定电流源对外接大电容的充放电,从而实现了一种动态的供电方案,大大简化了系统设计;通过电路优化设计,确保了简洁、无损耗的启动序列。     

集成电路极性测试“微整机”研究与应用

集成电路极性测试一般指选择电路一个特定管脚进行电性能量测,快速判断电路放置是否反向、错位等,实现原理和集成电路开短路测试原理一致。目前集成电路极性测试多数依赖于功能强大、应用成熟的集成电路自动测试机(Automatic Test Equipment,ATE)实现,但是测试性价比没有任何竞争力。基于集成电路极性测试原理,采用纯硬件制作一款集成电路极性测试"微整机",在极性测试上达到与ATE同样的测试能力,并能和机械手(Handler)进行信息交互,实现自动化测试,具备简单、稳定、高效和极低成本的特点。     

基于云进化算法的NoC测试端口优化选择方法

针对片上网络(NoC)中大量节点的测试难题,提出了一种结合二维云进化算法优化选取NoC中测试端口位置,提高测试效率的方法。该方法结合NoC网格结构特点,采用重用测试访问机制和XY路由方式,由测试功耗限制确定端口对数,通过二维云模型对端口坐标进行统一建模,云进化算法自适应控制遗传变异的程度和搜索空间的范围,在测试功耗约束条件下,优化选取最佳测试端口的位置,达到总测试时间最少的目的。以SoCIN结构电路为仿真平台,分别对4×4网格和8×8网格结构NoC进行了实验仿真,结果表明,在NoC节点测试问题上,云进化算法能快速收敛到最优解,有效提高整体测试效率。     

基于AD9832的高频超声波驱动电路的设计研究

为了探究超声波检测技术在猪妊娠诊断中的应用,进一步了解和研究高频超声波检测系统中超声波产生驱动电路,设计了一种基于直接频率合成器（DDS）芯片AD9832的高频超声波驱动电路系统。根据AD9832的工作原理．采用AVR单片机控制AD9832产生2MHz脉冲,经过带通滤波器滤波,使用脉冲变压器放大电压,激励超声波换能器发射高频超声波。通过电路仿真和制作PCB板输出波形的方法来分析电路的处理效果。结果表明各部分电路设计合理实用,并且系统体积小,成本低,功耗小,可以为高频超声波检测系统的设计提供参考和依据。     

TMS320F28XX系列DSP测试方法研究与实现

本项目是基于美国TI公司TMS320F28xx系列DSP,进行的测试方法研究与实现。测试方法用于北京自动测试技术研究所自主研发的国产自测试设备（ATE）BC3192V50大规模集成电路测试系统。测试的原理是,通过TMS320F28xx系列DSP配备的SCI（Serial Communication Interface)串行通信接口,以此作为桥梁完成ATE与芯片之间的通信。同时,实现自动测试设备与测试系统的测试向量的匹配。而后,完成TMS320F28xx系列DSP的功能测试以及直流参数测试。     

一种用perl编写FPGA内建测试向量的方法

随着IC技术的发展,高集成度和高复杂度的器件不断出现,其相应的测试技术也成为了一个重要的研究方向。对资源丰富的FPGA芯片来说,编写合适的内建测试向量显得尤为重要。介绍了用perl语言编写基于XDL语言测试向量的方法。在对FPGA芯片进行测试设计时,由于软件本身的编辑和约束功能有局限性,其设计效率和便利性不足,并且在某些情况下不能达到设计者对芯片内部资源使用和连线通路的特殊设计要求,因此可使用该研究的XDL编辑方法对设计文件进行高效、高自由度的约束和编辑,从而达到较高的测试覆盖率和较好的测试效率。