叠层片式ZnO压敏电阻器配方研究

研究了以ZnO-Bi2O3-SiO2系为基础,适当添加Co、Mn、Sb、Cr、Ni等金属氧化物的叠层片式ZnO压敏电阻器配方。通过严格控制Bi2O3及SiO2的含量,较好地解决了瓷料与银鈀内电极的共烧问题,且电性能优良。其瓷料的特点是烧结温度低(<1050℃),产品非线性系数高(≥25),泄漏电流小(<5μA),限制电压低(V1A/V1mA<1.70),通流能量大(≥1800A/cm2)。     

低温烧结非线性Zn-Bi/Sn系压敏瓷料的研究

为了在较低烧成温度条件下制备电性能优异的压敏电阻器,通过制备Bi2O3/SnO2合成粉的方法在870~950℃的温度范围内研制出压敏场强为210~260 V/mm,漏电流小于1 mA,非线性系数大于40的压敏电阻器。本文系统研究了Bi2O3/SnO2合成粉含量及不同烧结温度对ZnO压敏电阻材料结构和电性能的影响。用高分辨率扫描电镜对瓷体结构进行了分析;依据液相烧结理论和双肖特基模型对实验结果进行了讨论。     

（Bi2O3、ZnO）对（Zr0．8Sn0．2）TiO4介电性能的影响

采用常规固相合成工艺研究了添加剂Bi2O3、ZnO等对(Zr0.8Sn0.2)TiO4的烧结性能、微观结构和微波介电性能的影响.结果表明,陶瓷的烧结温度随着Bi2O3含量的增大而降低,而陶瓷的最大烧结密度随着Bi2O3的增大而增大;当w(Bi2O3)>3%时,其烧结可降低至1175℃;各种材料配方均能烧结出致密的陶瓷.陶瓷的介电常数随着Bi2O3含量的增大而略有增大,但增加幅度较小;而材料的介电损耗则随Bi2O3含量的增大而增加,且增大幅度较大.当w(ZnO)=1%、w(Bi2O3)=3%时,可在1190℃获得致密的陶瓷,在测试频率1 MHz下,介电常数约41,介电损耗为1.5×10-4,其综合微波介电性能最佳.     

低温烧结YIG多晶铁氧体的研究现状

综述了目前YIG(Y3Fe5O12)多晶铁氧体材料在低温烧结方面的研究现状。总结了Cu、Ca、V、Bi等离子取代及TiO2、B2O3添加剂对YIG显微结构及磁性能的影响,探讨了用sol-gel法、共沉淀法及机械化学法制备的YIG超细粉料在低温烧结中的作用以及新型烧结工艺的应用。阐述了其未来的研究方向。     

Bi_2O_3对TiO_2系压敏陶瓷性能的影响

采用传统电子陶瓷工艺制作了TiO2系压敏陶瓷。通过测试其I-V特性、复阻抗特性、晶界电阻、晶粒电阻及势垒高度,研究了Bi2O3对TiO2-Bi2O3-Nb2O5-SrO系压敏陶瓷微结构及电性能的影响。结果表明,Bi2O3的适当掺杂范围在0.3%~0.5%(摩尔分数)。其掺杂量的变化,可显著改变TiO2-Bi2O3-Nb2O5-SrO系压敏陶瓷的晶界电阻及势垒高度,进而对压敏陶瓷的电学非线性特性产生影响。当x(Bi2O3)为0.4%时,压敏陶瓷的V1mA与α分别为40V/mm与6.2。     

PbO和Bi_2O_3-Li_2CO_3助烧剂对Pb(Zr_(0.9)Ti_(0.1))O_3厚膜热释电性能的影响

采用丝网印刷工艺制备了Pb(Zr0.9T0.1)O3(PZT)厚膜,研究了过量PbO和Bi2O3-Li2CO3共同助烧对PZT厚膜低温烧结特性、微观结构、相构成以及介电和热释电性能的影响。结果表明:随着过量PbO及Bi2O3-Li2CO3添加量的增加,PZT厚膜的烧结温度和晶粒尺寸均逐渐降低。当PbO过量6.4%(质量分数)、Bi2O3-Li2CO3添加量为5.4%(质量分数)时,PZT厚膜可在900℃低温下致密成瓷,且其热释电系数和探测率优值均得到大幅提高;所得样品在30℃时的热释电系数为10.6×10–8C.cm–2.K–1,探测率优值为8.2×10–5Pa–1/2。     

添加玻璃粉对Ba_2Ti_9O_(20)系瓷料低温烧结的影响

采用H3BO3、ZnO、SiO2、Al2O3、Li2CO3和CaCO3等原料,通过高温熔融、淬火等工艺,获得了低熔点玻璃粉,研究了玻璃粉的熔融、力学性能、介电性能及其含量对MLCC瓷料烧结的影响。结果表明:在Ba2Ti9O20主晶相材料中加入质量分数为4%～7%的低熔点玻璃粉,有利于瓷料在910～950℃低温烧结致密,其绝缘电阻率ρ大于1013Ω·cm,tanδ为(1.2～2.0)×10–4,εr为32～38。     

Bi2O3和V2O5复合掺杂BaTi4O9微波介质陶瓷

研究了多元掺杂对BaTi4O9微波介质陶瓷的烧结和介电性能的影响。通过单独添加烧结助剂Bi2O3和V2O5以及复合添加Bi2O3、V2O5来降低烧结温度,并且保持较好的微波介电性能。实验结果表明,当复合添加Bi2O3和V2O5各0.5%(质量分数)烧结温度为1160℃时,BaTi4O9微波介质陶瓷在2.5GHz下:εr为40.1,tgδ为6×10–4,τf为64×10–6℃–1,保持了良好的介电性能。     

微波等离子烧结ZnO/Bi2O3系压敏电阻研究

采用常规微波和微波等离子对比烧结ZnO/Bi2O3系压敏电阻发现:两者均可快速成瓷,烧结时间由常规的20 h减少到45 min;烧结后,ZnO晶粒细小(约1μm)均匀,相比而言,等离子更有利于压敏电阻烧结。45 min等离子烧结后,压敏电阻瓷体密度为5.01 g/cm3,ZnO压敏电阻中已有尖晶石相(Zn7Sb2O12)生成,烧结时瓷体收缩均匀,漏电流小,但稳定度差。采用“液相掺杂”可以提高压敏电阻在微波等离子烧结后的电性能稳定度,液相加入比例范围为5%~15%。     

无铅1RH—121高频瓷料的研究

在BaO-Nd2O3-TiO2系统中,以SrTiO3、Bi2O3、MnCO3等作为添加剂,按0.8Ba6–3xNd8+2xTi18O54+0.2SrTiO3+(0.7～1.5)(MnCO3+Bi2O3……)的比例配料,按常规工艺进行磨料、喷雾干燥和成型,在1240～1290℃空气中烧成,保温2h得到无铅IRH-121高频瓷料。研究表明,SrTiO3等添加剂的加入量对瓷料介电性能具有明显的影响。批量生产的瓷料性能:εr为115～130,tanδ为(2.0～3.5)×10–4,αC,–25℃时为–(210～240)×10–6,+85℃时为–(220～240)×10–6。     

TiO_2系压敏陶瓷施主掺杂研究

研究了Ta2O5和Nb2O5掺杂对TiO2系压敏陶瓷电性能的影响。采用电子陶瓷制备工艺,制备了两组TiO2系压敏陶瓷,借助热电子发射理论,分析了样品的I-V特性及介电频谱特性。结果发现,Ta2O5掺杂的样品具有最低的压敏电压(E10mA=5.03 V.mm–1)和最大的视在介电常数(εra=1.5×105)。     

掺硅对二氧化钛压敏电阻性能的影响

采取通用的陶瓷工艺,按配方(摩尔分数)TiO2+0.3%(BaCO3+Bi2O3)+0.075%Ta2O5+x%SiO2,其中x=0.1,0.2,0.3,0.4,0.5,制备试样。经过R-f,C-f和I-V测量,研究了SiO2对(Ba,Bi,Si,Ta)掺杂的TiO2基压敏陶瓷的压敏特性、电容特性及晶粒半导化的影响。结果表明:当x=0.3时,压敏电压最低(E10mA为8V.mm–1),电容量最大(C为30pF,1kHz)及晶粒电阻最小(1.4?)。     

基于HfO2栅介质的Ga2O3 MOSFET器件研制

采用金属有机化学气相沉积(MOCVD)方法在(010) Fe掺杂半绝缘Ga2O3同质衬底上外延得到n型β-Ga2O3薄膜材料,材料结构包括400 nm的非故意掺杂Ga2O3缓冲层和40 nm的Si掺杂Ga2O3沟道层.基于掺杂浓度为2.0×1018 cm-3的n型β-Ga2O3薄膜材料,采用原子层沉积的25 nm的HfO2作为栅下绝缘介质层,研制出Ga2O3金属氧化物半导体场效应晶体管(MOSFET).器件展示出良好的电学特性,在栅偏压为8V时,漏源饱和电流密度达到42 mA/mm,器件的峰值跨导约为3.8 mS/mm,漏源电流开关比达到108.此外,器件的三端关态击穿电压为113 V.采用场板结构并结合n型Ga2O3沟道层结构优化设计能进一步提升器件饱和电流和击穿电压等电学特性.     

一次烧成SiC边界层陶瓷电容器性能研究

选用导热性能优良、半导化的a-SiC作为边界层电容器基体材料,利用氧化铝、滑石、粘土和长石组成的低共熔混合物作为晶界绝缘材料,通过常压一次烧结工艺制备边界层陶瓷电容器。烧成温度范围为1 280~1 320℃,最高温度下保温4 h。获得的边界层电容器电阻率大于1010 cm,在50 Hz频率下相对介电常数r为260,介质损耗tg为1.27×10-4,两者均随频率的增大而减小。     

Sr/Ti及TiO_2晶型对SrTiO_3陶瓷性能的影响

在一定范围内变动锶钛摩尔比r(Sr/Ti)仍然可以得到性能良好的SrTiO3晶界层电容器,但施主添加物Nb2O5、La2O3及烧结剂SiO2的加入量应作相应变动。当r(Sr/Ti)=1时,Nb2O5与La2O3以等摩尔比加入为佳;当TiO2过量时Nb2O5宜减少;而当SrO过量时则La2O3应减少,并适当增加SiO2。r(Sr/Ti)在0.994~0.998时粉料有比较合适的松装密度,烧成试样有较低的电阻率(0.2~0.3 Ω·cm),晶粒尺寸为40~50 mm且比较均匀,氧化处理后瓷片有较理想的综合介电性能:er = 55 000~68 000,tgd <1?02,r50v >5?010 ·cm,VB(DC)≈600 V/mm,|腃·C1| (25~+125℃)<10%。相对于金红石相(R),锐钛矿型(A)TiO2与SrCO3的反应活化能更低,可以不经过SrCO3分解过程而在较低温度下直接合成SrTiO3。固相反应机理的差别导致瓷体微观结构差异,在调整r(Sr/Ti)的同时调整TiO2原材料中的金红石相(R)与锐钛矿相(A)之比可得到更理想的晶界层电容器瓷体。     

PT／P（VDF—TrFE）复合材料的压电和热释电性能

采用压塑方法成功地制备了掺钙钛酸铅／偏氟乙烯与三氟乙烯共聚物Ｐ（ＶＤＦ－ＴｒＦＥ）０－３型复合材料。对两种极化样品的方法进行了讨论，其一是仅仅让复合样品中的陶瓷极化，另一种是让两相均被极化，当陶瓷和聚合物在同一方向极化时，其二相的压电性能部分抵消，而热释电性能增强，因此，在一定的体积比下，陶瓷与聚合物复合材料存在热释电性而无压电性，最后，测量和讨论了样品的压电常数ｄ３３，厚度耦合系数ｋｒ和热释电系     

TiO2掺杂导致的SnO2压敏陶瓷晶粒尺寸效应

研究了TiO2掺杂对SnO2-Co2O3-Nb2O5系压敏陶瓷材料电学性能的影响。掺入x(TiO2)为1.00%的陶瓷样品具有最高的密度(r = 6.82 g/cm3),最高的视在势垒电场(EB= 476 V/mm),最高的非线性系数(a = 11.0),最小的相对介电常数。未掺杂的样品阻抗最大。随TiO2掺杂量的增加晶粒逐渐变小,晶粒尺寸的减小归因于未固溶于SnO2晶格而偏析在晶界上的TiO2阻碍相邻SnO2晶粒融合。为了解释SnO2-Co2O3-Nb2O5-TiO2系电学非线性性质的根源,对前人的晶界缺陷势垒模型进行了修正。