基于单一PMOS差分对的轨到轨输入运算放大器设计

基于国内某CMOS工艺设计了一种单一PMOS差分对的轨到轨输入、恒跨导CMOS运算放大器。输入级电路采用折叠共源共栅结构,通过体效应动态调节输入管的阈值电压扩展共模输入范围到正负电源轨,恒定共模输入范围内的跨导,自级联电流镜有源负载将差分输入转换为单端输出;输出级电路采用AB类结构实现轨到轨输出,线性跨导环确定输出管的静态偏置电流。在5 V电源电压,2.5 V共模电压,1 MΩ负载条件下,经Spectre仿真验证,该运算放大器开环增益为119 dB,相位裕度为58°,共模输入范围为0.0027～4.995 V,共模范围内跨导变化小于3%,实现了轨到轨输入共模范围内的跨导恒定。     

一种低电压恒定跨导轨到轨运算放大器的设计

设计了一种低电压恒定跨导的轨到轨运算放大器,作为误差放大器用在BUCK型DC-DC上实现对输出电压的调节。该运算放大器采用两级结构,输入级采用互补差分对的结构,实现了轨到轨电压的输入,并且利用2倍电流镜技术实现了跨导的恒定;输出级采用AB类放大器的结构,提高了输出电压摆幅和效率,实现了轨到轨电压的输出。该电路基于CSMC 0.25μm EN BCDMOS工艺进行设计,仿真结果表明:电源电压为2.8 V时,在输出端负载电容为160 pF、负载电阻为10 kΩ的情况下,增益为124 dB,单位增益带宽积为5.76 MHz,相位裕度为59.9℃,输入跨导为5.2 mΩ~(-1),共模抑制比为123 dB,输入共模信号范围为0～2.8V,输出电压摆幅为0～2.8 V。     

低功耗轨至轨CMOS运算放大器设计

设计了一个1.5 V低功耗轨至轨CMOS运算放大器。电路设计中为了使输入共模电压范围达到轨至轨性能,采用了NMOS管和PMOS管并联的互补差动对输入结构,并采用成比例的电流镜技术实现了输入级跨导的恒定。在中间增益级设计中,采用了适合在低压工作的低压宽摆幅共源共栅结构;在输出级设计时,为了提高效率,采用了简单的推挽共源级放大器作为输出级,使得输出电压摆幅基本上达到了轨至轨。当接100 pF电容负载和1 kΩ电阻负载时,运放的静态功耗只有290μW,直流开环增益约为76 dB,相位裕度约为69°,单位增益带宽约为1 MHz。     

基于双调零电阻嵌套密勒补偿的多级放大器设计

提出了一种采用双调零电阻嵌套密勒补偿的方法,设计了一种具有高增益前馈跨导级的大电容驱动放大器。该放大器在无需严格无源补偿元件匹配要求的情况下,获得了高增益带宽积和大相角裕度,从而增强了设计系统对工艺、电压、温度变化的抗干扰性。该放大器结构简单,可应用于具有轨对轨输入和输出的放大器。给出了一个基于0.35 μm CMOS工艺的三级轨-轨AB类放大器的设计实例,测试了放大器的性能。结果表明,在200 kΩ电阻负载与600 pF容性负载并联的条件下,增益带宽积为4.4 MHz,相角裕度为85°,功耗为3.6 mW,总谐波失真THD为0.25％。该放大器适用于高输出驱动器件。     

高线性度低功耗的4阶开关电容低通滤波器

介绍了一种应用于传感器的高线性度低功耗全差分4阶贝塞尔开关电容滤波器.该滤波器的运算放大器为输出AB类运算放大器,通过AB类运算放大器以及开关电容共模反馈的设计,降低了功耗.在运算放大器中设计了线性跨导环,并通过对电路的拓扑结构进行优化,提高了滤波器的线性度.测试结果表明,在采样频率为1 MHz下,该滤波器的截止频率为10.05 kHz.在输入信号频率为1 kHz,输出信号的总谐波失真(THD)为-89 dB(摆幅为2 V),功耗为5.54 mW,达到了高线性度、低功耗的设计要求.     

一种低功耗线性范围宽的跨导放大器及其在滤波器中的应用

本文分析了以往文献中提出的各类跨导放大器(OTA,operational transconductor amplifier)的结构特点,为了能更好地改善线性度并降低功耗,本文提出了一种全差分带电流负反馈的跨导放大器。在1.5V的电源电压下,经cadence仿真平台验证,该跨导放大器的线性范围拓宽到1V,IIP3达到24.80dBm,功耗低于14μW。将此跨导放大器应用到三阶椭圆低通跨导电容(OTA-C)滤波器中,经cadence仿真验证,该滤波器的幅频特性陡峭,IIP3达到13.51dBm,功耗为1.6mW。     

一种恒跨导轨对轨CMOS运算放大器的设计

设计了一种新颖的恒跨导轨对轨CMOS运算放大器结构。输入级采用轨对轨的结构,在输入级采用4个虚拟差分对管来对输入差分对的电流进行限制,使运放的输入级跨导在工作范围内保持恒定。输出级采用前馈式AB类输出结构,以使输出达到全摆幅。仿真结果显示,在5 V电源电压和带有10 pF电容与10 kΩ电阻并联的负载下,该运放在共模输入范围内实现了恒跨导,在整个共模输入范围内跨导变化率仅为3%,输出摆幅也达到了轨对轨全摆幅,运放的开环增益为108.5 dB,增益带宽积为26.7 MHz,相位裕度为76.3°。     

一种恒跨导轨对轨输入/输出CMOS运算放大器

设计了一种CMOS恒跨导轨对轨输入/输出运算放大器,输入级采用负反馈技术控制尾电流,能自调整gm并使之保持恒定;输出级采用前向偏置AB类输出结构,实现轨对轨输出的同时减小了静态功耗。整个电路在5 V电源电压下,电压增益达到136 dB(1 MΩ电阻和1 pF电容并联负载),单位增益带宽为9.7 MHz,相位裕度62.4°。     

低压工作的轨到轨输入／输出缓冲级放大器

本文提出了一种低压工作的轨到轨输入／输出缓冲级放大器。利用电阻产生的输入共模电平移动,该放大器可以在低于传统轨到轨输入级所限制的最小电压下工作,并在整个输入共模电压范围内获得恒定的输入跨导;它的输出级由电流镜驱动,实现了轨到轨电压输出,具有较强的负载驱动能力。该放大器在CSMCO．6-μmCMOS数模混合工艺下进行了HSPICE仿真和流片测试,结果表明：当供电电压为5V,偏置电流为60uA,负载电容为10pF时,开环增益为87．7dB,功耗为579uw,单位增益带宽为3．3MHz;当该放大器作为缓冲级时,输入3VPP10kHz正弦信号,总谐波失真THD为53．2dB。     

一种0.8V衬底驱动轨对轨运算放大器设计

采用衬底驱动技术设计低压低功耗轨对轨运算放大器。输入级采用衬底驱动MOSFET,有效避开阈值电压限制,将电源电压降至0.8V,实现低压下轨对轨共模输入范围。增加衬底驱动冗余差分对及反折式共源共栅求和电路实现恒定跨导控制,消除共模电压对输入级跨导的影响,输出采用前馈式AB类输出级,以提高动态输出电压范围。基于标准0.18μmCMOS工艺仿真运放,测得输出范围0.4～782.5mV,功耗48.8μW,电源抑制比58dB,CMRR65dB,直流开环增益63.8dB,单位增益带宽2.4MHz,相位裕度68°。版图设计采用双阱交叉空铅技术,面积为97.8μm×127.6μm。     

An overview of feed-forward design techniques for high-gain wideband operational transconductance amplifiers

In this paper, feed-forward techniques are revised and used for the design of high-frequency operational transconductance amplifiers (OTA). For the same power consumption and similar transistor dimensions, the two- and three-path folded-cascode OTA's present both smaller settling error and faster response as compared to the typical folded-cascode topology.Also, a no-capacitor feed-forward (NCFF) compensation which uses a high-frequency pole-zero doublet to obtain high gain, high GBW and a good phase margin is discussed. The settling-time of the NCFF topology can be faster than that of OTA's with Miller compensation, even if the latter topology uses larger transconductance values. Experimental results for the multi-trajectory OTA's fabricated in the AMI 0.5 μm CMOS process demonstrate the feasibility of the feed-forward schemes.     

一种基于滑动滤波的数字AGC应用

阐述了一种基于滑动滤波的数字自动增益控制(DAGC)的实现方法,采用数字下变频(DDC)后数据的模值作为样本数据,运用滑动滤波算法,计算反馈控制量(功率衰减量),作用于中频接收机数控衰减器,控制接收通道增益,使DDC后数据模值稳定在期望值。由于采用了滑动滤波算法,所以便于工程实现,且在指标范围内实现效率高。     

基于电力线通信的网络拓扑结构重建技术

电力线通信在智能电网中起到了愈发重要的作用。除了传输信息以外,对电力线网络自身结构的感知也是电力线通信的重要功能之一。通过将电力线网络建模为一个树型网络,同时充分利用电力线通信“通过电网”的特性,恢复电力线网络拓扑结构的能力成为可能。利用电力线网络的信道模型,通过节点之间信号的收发实现了电力线网络拓扑结构的估计。先后利用了矩阵束方法和动态重建方法,仿真结果显示,两种方法可以高概率地正确恢复网络结构,并且高精度地对电力线网络拓扑结构的细节进行恢复。     

基于跨导放大器的电流模式积分单元的设计

在集成电路系统中,各种模拟功能的电流单元都是由基本的电流模单元组成。跨导放大器是电流模电路的基本单元。基于跨导放大器的电流模积分器可以实现电流到电流的积分转换。同时可应用于各种集成滤波电路的设计。在此采用0．18ptmCMOS仿真工艺,使用共源共栅结构设计一款供电电压为1．8V的高增益低功耗的跨导放大器,采用具有PTAT基准电流源的偏置电路,使用HSpice进行优化设计,并将此放大器应用于电流模式积分单元的电路仿真。     

MIMO无线设备的空间辐射性能测试

随着人们对高速数据服务需求的日益增长,多入多出（MIMO）技术被认为是未来移动通信中的关键技术。相对传统单天线空间辐射性能测试而言,MIMO设备的空间辐射性能测试存在较大区别。空间多径衰落信道环境会直接影响MIMO的空间辐射性能,故研究空间信道模型是MIMO空间辐射性能测试的基础。目前MIMO空间辐射性能测试的方案还在探讨之中,但基本系统框架已经确立．     

一种新型混合多电平逆变器的研究

本文在传统的多电平逆变器拓扑结构的基础上,提出了一种新型的混合多电平逆变器拓扑,并分析了其工作原理,采用了SHEPWM作为该拓扑的调制方式,实现了基于TI DSP TMS320LF2407（A）的单相拓扑的控制,最后通过实验研究证实了该种拓扑的可行性,并给出了一定的结论。     

A noise-shaping SAR ADC for energy limited applications in 90 nm CMOS technology

In this paper, an ultra-low-power successive approximation register analog-to-digital converter (ADC) for energy limited applications is presented. The ADC resolution is enhanced by using a noise-shaping technique which does not need any integrator and only uses a finite impulse response (FIR) filter. To provide a first-order noise-shaping, the quantization error is firstly extracted by using the digital-to-analog converter (DAC) dummy capacitor and it is then employed in the error feedback scheme. The proposed structure employs a low-gain and low-swing operational transconductance amplifier (OTA) to realize the FIR filter which operates only at the sampling phase. To minimize the power consumption of the ADC analog part, the OTA is powered off during the conversion phase. The proposed ADC is designed and simulated in a 90 nm CMOS technology using Spectre with a 0.5 V single power supply. The simulated ADC uses a fully-differential 8-bit charge redistribution DAC with an oversampling ratio of 8 and achieves 10.7-bit accuracy. The simulated average power consumption is 4.53 μW and the achieved maximum SNDR and SFDR are 66.1 and 73.1 dB, respectively, resulting in a figure of merit of 27.6 fJ/conversion-step.     

基于OTA和CCCⅡ实现的n阶多功能滤波器

本文提出了用信号流图法设计n阶基于OTA和CCCⅡ电流模式多功能滤波器的方法。该滤波器由具有双输出端的OTA和CCCⅡ及接地电容构成。适当选定输出电流信号可同时实现低通,高通,带通,带阻以及全通五种滤波功能,而电路内部结构及器件数目无需改变。与同类电路比较,本设计更简便,结构更简单,无源元件全部接地,易于集成。本文还给出了滤波器的设计实例,PSpice仿真结果与理论分析相吻合,验证了该方法的可行性。     

A Low Power Dissipation Technique for a Low Voltage OTA

This paper proposes a novel low power dissipation technique for a low voltage OTA. A conventional low power OTA with a class AB input stage is not suitable for a low voltage operation (±1.5 V supply voltages), because it uses composite transistors (referred to CMOS pair) which has a large threshold voltage. On the other hand, the tail-current type OTA needs a large tail-current value to obtain a sufficient input range at the expense of power dissipation. Therefore, the conventional tail-current type OTA has a trade-off between the input range and the power dissipation to the tail-current value. The trade-off can be eliminated by the proposed technique. The technique exploits negative feedback control including a current amplifier and a minimum current selecting circuit. The proposed technique was used on Wang's OTA to create another OTA, named Low Power Wang's OTA. Also, SPICE simulations are used to verify the efficiency of Low Power Wang's OTA. Although the static power of Low Power Wang's OTA is 122 W, it has a sufficient input range, whereas conventional Wang's OTA needs 703 W to obtain a sufficient input range. However, we can say that as the input signal gets larger, the power of Low Power Wang's OTA becomes larger.     

一种DSP用数模混合型锁相环设计

提出了一种用于DSP的高性能低噪声高速电荷泵锁相环电路。其鉴频鉴相器模块具有高速、无死区等特点;电荷泵模块在提高开关速度的基础上改进了拓扑结构,使充放电电流的路径深度相同,更好地实现了匹配。为了达到宽调谐范围的目的,电荷泵模块采用1.8V电源电压,而压控振荡器模块采用3.3V,这样可充分利用电荷泵的输出电压范围实现宽调谐。电路设计基于0.18μm1P6MCMOS工艺,结果表明,锁相环电路功耗为34mW,中心频率100MHz,频率输出范围50MHz～400MHz,各项性能满足设计指标要求,并使芯片噪声、速度和功耗最优。各模块电路可应用于其他相应的功能电路,对相关领域的设计具有一定的参考意义。