兼容标准CMOS工艺的高压器件设计与模拟

在Synopsys TCAD软件环境下,模拟实现了与0 .5 μm标准CMOS工艺兼容的高压CMOS器件,其中NMOS耐压达到10 8V,PMOS耐压达到- 6 9V.在标准CMOS工艺的基础上添加三块掩膜版和五次离子注入即可完成高压CMOS器件,从而实现高、低压CMOS器件的集成.此高压兼容工艺适用于制作带高压接口的复杂信号处理电路.     

薄栅氧高压CMOS器件研制

研制了与0.5μm标准CMOS工艺完全兼容的薄栅氧高压CMOS器件.提出了具体的工艺制作流程-在标准工艺的基础上添加两次光刻和四次离子注入工程,并成功进行了流片试验.测试结果显示,高压NMOS耐压达到98V,高压PMOS耐压达到-66V.此结构的高压CMOS器件适用于耐压要求小于60V的驱动电路.     

薄栅氧高压CMOS器件研制

研制了与 0 .5μm标准 CMOS工艺完全兼容的薄栅氧高压 CMOS器件 .提出了具体的工艺制作流程 -在标准工艺的基础上添加两次光刻和四次离子注入工程 ,并成功进行了流片试验 .测试结果显示 ,高压 NMOS耐压达到98V,高压 PMOS耐压达到 - 6 6 V .此结构的高压 CMOS器件适用于耐压要求小于 6 0 V的驱动电路 .     

高低压兼容单片CMOS驱动器的设计

采用标准n阱硅栅等平面CMOS工艺,将耐压大于200V、吸收电流大于200mA的高压功率VMOS器件与工作在5V电源电压的CMOS控制电路兼容在同一个硅芯片上。分析了电路设计及工艺措施,证明这种技术可以低成本地制作各种低高压兼容电路。     

1200V MR D-RESURF LDMOS与BCD兼容工艺研究

提出具有p埋层的1200V多区双RESURF(MR D-RESURF) LDMOS, 在单RESURF(S-RESURF)结构的n漂移区表面引入多个p掺杂区,并在源区下引入p埋层,二者的附加场调制器件原来的场,以改善其场分布;同时由于电荷补偿,提高了漂移区n型杂质的浓度,降低了导通电阻.开发1200V高压BCD(BJT,CMOS,DMOS)兼容工艺,在标准CMOS工艺的基础上增加pn结对通隔离,用于形成DMOS器件D-RESURF的p-top注入两步工序,实现了BJT,CMOS与高压DMOS器件的单片集成.应用此工艺研制出一种BCD单片集成的功率半桥驱动电路,其中LDMOS,nMOS,pMOS,npn的耐压分别为1210,43.8,-27和76V.结果表明,此兼容工艺适用于高压领域的电路设计中.     

1200V MR D-RESURF LDMOS与BCD兼容工艺研究

提出具有p埋层的1200V多区双RESURF(MR D-RESURF) LDMOS, 在单RESURF(S-RESURF)结构的n漂移区表面引入多个p掺杂区,并在源区下引入p埋层,二者的附加场调制器件原来的场,以改善其场分布;同时由于电荷补偿,提高了漂移区n型杂质的浓度,降低了导通电阻.开发1200V高压BCD(BJT,CMOS,DMOS)兼容工艺,在标准CMOS工艺的基础上增加pn结对通隔离,用于形成DMOS器件D-RESURF的p-top注入两步工序,实现了BJT,CMOS与高压DMOS器件的单片集成.应用此工艺研制出一种BCD单片集成的功率半桥驱动电路,其中LDMOS,nMOS,pMOS,npn的耐压分别为1210,43.8,-27和76V.结果表明,此兼容工艺适用于高压领域的电路设计中.     

与常规CMOS工艺兼容的高压PMOS器件设计与应用

采用常规P阱CMOS工艺,实现了与CMOS工艺兼容的高压PMOS器件。制作的器件,其击穿电压为55 V,阈值电压0.92 V,驱动电流25 mA。对所设计的CMOS兼容高压PMOS器件的制造工艺、器件结构和测试等方面进行了阐述。该器件已成功应用于VFD平板显示系列电路。     

100V体硅N-LDMOS器件研究

为了设计一款100 V体硅N-LDMOS器件,通过借助Tsuprem-4和Medici软件详细讨论分析了高压N-LDMOS器件衬底浓度、漂移区参数、金属场极板长度等与击穿电压、开态电阻之间的关系,最终得到兼容体硅标准低压CMOS工艺的100 V体硅N-LDMOS最佳结构、工艺参数.折衷考虑到了击穿电压、开态电阻这一对矛盾体以满足设计指标.通过模拟曲线可知该高压器件的关态和开态的击穿电压都达到要求,开启电压为1.5 V,而且完全兼容国内体硅标准低压CMOS工艺,可以很好地应用于各种高压功率集成芯片.     

基于0.5μm CMOS工艺的高压器件

近年来,驱动类、音响类、接口类电路产品系列是CMOS集成电路发展的一个重要方向,这些电路中特有的高低压兼容结构是其重要的特点.相应地高低压兼容CMOS工艺技术应用也越来越广泛.本文研究了与常规CMOS工艺兼容的高压器件的结构与特性,在结构设计和工艺上做了大量的分析和实验,利用n-well和n管场注作漂移区,在没有增加任何工艺步骤的情况下,成功地将高压nMOS,pMOS器件嵌入在商用3.3/5V 0.5μm n-well CMOS工艺中.测试结果表明,高压大电流的nMOS管BVdssn达到23～25V,P管击穿BVdssp>19V.     

基于0.5μm CMOS工艺的高压器件

近年来,驱动类、音响类、接口类电路产品系列是CMOS集成电路发展的一个重要方向,这些电路中特有的高低压兼容结构是其重要的特点.相应地高低压兼容CMOS工艺技术应用也越来越广泛.本文研究了与常规CMOS工艺兼容的高压器件的结构与特性,在结构设计和工艺上做了大量的分析和实验,利用n-well和n管场注作漂移区,在没有增加任何工艺步骤的情况下,成功地将高压nMOS,pMOS器件嵌入在商用3.3/5V 0.5μm n-well CMOS工艺中.测试结果表明,高压大电流的nMOS管BVdssn达到23～25V,P管击穿BVdssp>19V.     

Nanoscale CMOS

This paper examines the apparent limits, possible extensions, and applications of CMOS technology in the nanometer regime. Starting from device scaling theory and current industry projections, we analyze the achievable performance and possible limits of CMOS technology from the point of view of device physics, device technology, and power consumption. Various possible extensions to the basic logic and memory devices are reviewed, with emphasis on novel devices that are structurally distinct front conventional bulk CMOS logic and memory devices. Possible applications of nanoscale CMOS are examined, with a view to better defining the likely capabilities of future microelectronic systems. This analysis covers both data processing applications and nondata processing applications such as RF and imaging. Finally, we speculate on the future of CMOS for the coming 15-20 years     

Overlaid CMOS

A CMOS structure where the source and drain terminals of the MOSFETs are in polysilicon overlaid on top of a thick oxide and the channel is in single-crystal silicon is described, utilising a 970°C SiH4 CVD process which simultaneously deposits epitaxial silicon on the exposed silicon substrate and polysilicon on oxide. The structure allows a more compact CMOS inverter layout and reduced source/drain parasitic capacitances.     

绝热CMOS与传统CMOS接口电路的设计

为了将绝热CMOS电路嵌入到传统电路系统中替代耗能较大的部件，本文研究并设计绝热CMOS电路和传统CMOS电路两者之间的接口电路：传统CMOS到绝热CMOS （Traditional CMOS to Adiabatic CMOS, TC/AC）的接口电路、绝热CMOS到传统CMOS （Adiabatic CMOS to Traditional CMOS, AC/TC）的接口电路。这样传统CMOS电路可以通过TC／AC接口电路来驱动绝热CMOS电路，绝热CMOS电路可以通过AC／TC接口电路来驱动传统CMOS电路，从而可以利用具低功耗特性的绝热CMOS电路来降低整个电路系统的功耗，增强绝热CMOS电路的实用性。最后计算机模拟验证了TC／AC接口电路和AC／TC接口电路逻辑功能的正确性。     

深亚微米CMOS有源图像传感器技术

在深亚微米CMOS技术，传统CMOS图像传感器像素结构如PD、PG等受到极大挑战，为了获得良好摄像质量，需要一些CMOS生产工艺的改变和像素结构的革新。     

Simple CMOS transresistor

A simple, compact transresistor is introduced. Simulations show its linearity properties are attractive when compared to some of the best transresistors reported in the literature. Experimental results from a single-ended structure indicate a linearity deviation bound by ±0.35% over a voltage swing of 1.5 V_p-p. Balanced versions of the circuit are even more linear     

Wanlass's CMOS circuit

The invention of complementary-MOS (CMOS) logic circuitry by Frank Wanlass in 1963 is recounted. The difficulties encountered by Wanlass in an attempt to make stable silicon MOSFETs and how they led him to the CMOS circuit are described. The first demonstration circuit, a two-transistor inverter, consumed just a few nanowatts of standby power and exhibited propagation delay times on the order of 100 ns     

CMOS circuit optimization

In this paper, optimization algorithms for CMOS circuits are described, from the propagation delay time viewpoint. The propagation delay time for a CMOS in erter is calculated for a step function input. A classical model of I–V characteristics for a MOSFET and the worst case Sah model for inter-electrode capacitances of a MOSFET are used for this deduction.