0.2 THz二倍频器研究

基于六阳极结反向串联型GaAs平面肖特基二极管,设计并实现了0.2 THz大功率二倍频器。肖特基二极管倒装焊接在50m石英电路上。采用电磁场和电路联合设计仿真获得了二倍频器的倍频效率。当入射功率在100 mW时,输出频率在190~225 GHz带内效率大于5%。在小功率（Pin100 mW）和大功率（Pin300 mW）注入条件下,测试了倍频电路的输出功率和倍频效率。在100 mW驱动功率下采用自偏压测试,最大输出功率为14.5 mW@193 GHz,对应倍频效率为14%;在300 mW驱动功率下采用自偏压测试,在188~195 GHz,输出功率大于10 mW,最大输出功率为35 mW@192.8 GHz,对应倍频效率为11%。     

0.2THz宽带非平衡式倍频电路研究

基于四阳极结反向串联型GaAs平面肖特基二极管,设计并实现了0.2 THz宽带非平衡式二次倍频电路。肖特基二极管倒装焊接在75 m石英电路上。在小功率和大功率注入条件下,测试了倍频电路的输出功率和倍频效率。输入功率在10~15 mW时,通过加载正向偏置电压,在210~224 GHz,倍频效率大于3%,在212 GHz处有最高点倍频效率为7.8%。输入功率在48~88 mW时,在自偏压条件下,210~224 GHz带内倍频效率大于3.6%,在214 GHz处测得最大倍频效率为5.7%。固定输出频率为212 GHz,在132 mW功率注入时,自偏压输出功率最大为5.7 mW,加载反向偏置电压为-0.8 V时,输出功率为7.5 mW。     

基于肖特基变容二极管和改进型CSMRs滤波器单级340GHz四倍频器

在四倍频器设计中首先对二极管进行I-V曲线、C-V曲线、等离子振荡和趋肤效应等进行计算,完成肖特基二极管电路建模;通过谐波和三维电磁仿真工具优化电路中各次谐波最佳阻抗值;通过引入改进紧凑型悬置微带线震荡器(Compact Suspended Microstrip Resonators(CSMRs))滤波器,成功将二次和三次谐波短路,同时减小长宽比,满足装配条件。实验表明,四倍频在334~346 GHz频段内输出功率均大于1 mW,最大输出4 mW,当驱动功率为100 mW时,最高效率可达3%。     

150 GHz大功率二倍频器

基于六阳极结反向串联型砷化镓平面肖特基容性二极管,采用平衡式二倍频器结构,成功研制出一种大功率150 GHz二倍频器。使用三维电磁场与非线性谐波平衡联合仿真方法,提高了仿真结果和实际的吻合度,并根据设计结果完成倍频器的加工、装配和测试。倍频器在输出频率为146~158 GHz下的倍频效率达到7%以上;在输出频率为154 GHz时,倍频效率达到12%,输出功率达到71 mW。     

190 GHz大功率输出平衡式二倍频器

基于反向串联型砷化镓平面肖特基容性二极管,采用平衡式二倍频结构,研制出了一种190 GHz大功率输出二倍频器。使用三维电磁场与非线性谐波平衡联合的方法进行了仿真,并根据仿真结果完成了倍频器的加工、装配和测试。倍频器在182～196 GHz输出频率范围内的倍频效率可达8%以上;当输出频率为187 GHz时,倍频效率和输出功率可分别达到15.4%和85 mW。     

W 波段高效率二倍频器研究

本文介绍了基于砷化镓肖特基二极管的W波段高效率二倍频器。倍频器的结构紧凑,输入和输出均采用鳍线过渡。当输入功率为100mW 时,倍频器在91.8GHz 输出最大功率3.3mW。83GHz 到98GHz 的频率范围内,倍频器的倍频效率均大于2%。二倍频器可以把U 波段信号源拓展到W波段。     

基于平面GaAs肖特基二极管的220 GHz倍频器

设计和制造了一种高效高功率的220 GHz倍频器,倍频器的有源器件是一只反向串联二极管芯片,它是由四个平面GaAs肖特基二极管通过线性阵列方式集成到一块芯片上。使用ADS和HFSS软件相结合的方法对220GHz倍频器的进行了仿真优化,首先利用HFSS三维电磁仿真准确建立二极管和波导的结构模型,再利用ADS线性和非线性谐波电路仿真来优化倍频电路的性能。在210~230 GHz的频带范围内,220 GHz倍频器在20 mW固定功率输入条件下测试,功率输出大于0.5 mW;在100 mW固定功率注入时,整个20 GHz频带范围内功率输出大于2.1 mW,在214 GHz处输出峰值功率5 mW,效率为5%。反向串联二极管单片上的二极管采用的是并联布局放置方式,这种方式将二极管产生的热量从二极管直接传导到波导腔体的金属导体壁上,利于散热。220 GHz倍频器的研制成功,证明了国产平面封装GaAs肖特基二极管的毫米波频段的应用能力,其研制方法对将来更高频率的电路设计具有借鉴意义。     

基于平面肖特基二极管的220 GHz二倍频器

介绍了一个基于平面肖特基二极管的220 GHz倍频器。该倍频器工作在室温下,结构简单。为了实现倍频,将一个具有4个反向串联肖特基结的变容二极管安置在石英基片上,直流偏置通过一个石英微带构成的低通滤波器加到二极管上。所有的石英电路基片都用导电胶粘接在波导腔体上,波导腔体是E面剖分的,表面镀金。220 GHz倍频器的测试结果表明,在选择合适的偏置电阻时,该倍频器具有15 mW的输出功率和5%的效率。在213~230 GHz频段,二倍频器的输出功率均在10 mW以上,且带内的功率波动非常小。     

基于平面GaAs肖特基二极管的220 GHz倍频器北大核心CSCD

设计和制造了一种高效高功率的220GHz倍频器,倍频器的有源器件是一只反向串联二极管芯片,它是由四个平面GaAs肖特基二极管通过线性阵列方式集成到一块芯片上。使用ADS和HFSS软件相结合的方法对220GHz倍频器的进行了仿真优化,首先利用HFSS三维电磁仿真准确建立二极管和波导的结构模型,再利用ADS线性和非线性谐波电路仿真来优化倍频电路的性能。在210～230GHz的频带范围内,220GHz倍频器在20mW固定功率输入条件下测试,功率输出大于0．5mw;在100mw固定功率注入时,整个20GHz频带范围内功率输出大于2．1mW,在214GHz处输出峰值功率5mW,效率为5％。反向串联二极管单片上的二极管采用的是并联布局放置方式,这种方式将二极管产生的热量从二极管直接传导到波导腔体的金属导体壁上,利于散热。220GHz倍频器的研制成功,证明了国产平面封装GaAs肖特基二极管的毫米波频段的应用能力,其研制方法对将来更高频率的电路设计具有借鉴意义。     

260 GHz GaN高功率三倍频器设计

基于GaN太赫兹二极管芯片,采用非平衡式电路结构,设计了一款260 GHz三倍频器。采用GaN肖特基二极管芯片提高电路的耐受功率和输出功率;采用“减高+减宽”的输出波导结构抑制二次谐波;采用高低阻抗带线结构设计了倍频器的输入滤波器和输出滤波器。测试结果显示,该三倍频器在261 GHz峰值频率下,实现最大输出功率为69.1 mW,转换效率为3.3%,同时具有较好的谐波抑制特性。     

高效170 GHz平衡式肖特基二极管倍频器

太赫兹源的输出功率是限制太赫兹技术远距离应用的重要参数。为了实现高效的太赫兹倍频器,基于高频特性下肖特基二极管的有源区电气模型建模方法,利用指标参数不同的两种肖特基二极管,研制出了两种170 GHz平衡式倍频器。所采用的肖特基二极管有源结区模型完善地考虑了二极管IV特性,载流子饱和速率限制,直流串联电阻以及趋肤效应等特性。通过对两种倍频器仿真结果进行对比,完备地分析了二极管主要指标参数对倍频器性能的影响。最后测试结果显示两种平衡式170 GHz倍频器在155~178 GHz工作带宽内的最高倍频效率分别大于11%和24%,最高输出功率分别大于15 mW和25 mW。从仿真和测试结果表示,采用的肖特基二极管建模方法和平衡式倍频器结构适用于研制高效的太赫兹倍频器。     

High Efficiency and Wideband 300 GHz Frequency Doubler Based on Six Schottky Diodes

A high efficiency and wideband 300 GHz frequency doubler based on six Schottky diodes is presented in this paper. This balanced doubler features a compact and robust circuit on a 5-μm-thick, 0.36-mm-wide, and 1-mm-long GaAs membrane, fabricated by LERMA-C2N Schottky process. The conversion efficiency is mainly better than 16% across the wide bandwidth of 266–336 GHz (3 dB fractional bandwidth of 24%) when pumping with 20–60 mW input power (P _in) at the room temperature. A peak output power of 14.75 mW at 332 GHz with a 61.18 mW P _in, an excellent peak efficiency of 30.5% at 314 GHz with 43.86 mW P _in and several frequency points with outstanding efficiency of higher than 25% are delivered. This doubler served as the second stage of the 600 GHz frequency multiplier chain is designed, fabricated, and measured. The performance of this 300 GHz doubler is highlighted comparing to the state-of-art terahertz frequency doublers.     

基于肖特基势垒二极管三维电磁模型的220GHz三倍频器

采用阻性肖特基势垒二极管UMS DBES105a设计了一个太赫兹三倍频器.为了提高功率容量和倍频效率,该倍频器采用反向并联二极管对结构实现平衡式倍频.根据S参数测试曲线建立了该二极管的等效电路模型并提取了模型参数.由于在太赫兹频段二极管的封装影响到电路的场分布,将传统的二极管SPICE参数直接应用于太赫兹频段的电路设计存在一定缺陷,因此还建立了二极管的三维电磁模型.基于该模型研制出的220 GHz三倍频器最大输出功率为1.7 mW,最小倍频损耗为17.5 dB,在223.5 GHz~237 GHz输出频率范围内,倍频损耗小于22 dB.     

基于石英基片的W波段高输出功率肖特基二极管倍频器

W-band quartz based high output power fix-tuned doublers are analyzed and designed with planar Schot- tky diodes. Full-wave analysis is carried out to find diode embedding impedances with a lumped port to model the nonlinear junction. Passive networks of the circuit, such as the low pass filter, the E-plane waveguide to strip transitions, input and output matching networks, and passive diode parts are analyzed by using electromagnetic simulators, and the different parts are then combined and optimized together. The exported S-parameters of the doubler circuit are used for multiply efficiency analysis. The highest measured output power is 29.5 mW at 80 GHz and higher than 15 mW in 76-94 GHz. The highest measured efficiency is 11.5% at 92.5 GHz, and the typical value is 6.0% in 70-100 GHz.     

基于肖特基变容二极管的0.17 THz 二倍频器研制

研制了一种基于肖特基变容二极管的0.17 THz 二倍频器, 该器件为0.34 THz 无线通信系统收发前端提供了低相噪、低杂散的本振信号.倍频器结构基于波导腔体石英基片微带电路实现, 其核心器件是多结正向并联的肖特基变容二极管.文中采用结参数模型和三维电磁模型相结合的方式对二极管进行建模, 通过两种电路匹配方式实现了0.17 THz 二倍频器的最优化设计, 最终完成器件的加工及测试.测试结果表明, 在输入80~86 GHz, 20 dBm 的驱动信号下, 倍频器的最大输出功率达12.21 mW, 倍频效率11%, 输出频点为163 GHz;当前端输入功率达到饱和状态时, 该频点输出功率可达21.41 mW.     

A 1.7-1.9 THz local oscillator source

We report on the design and performance of a /spl times/2/spl times/3/spl times/3 frequency multiplier chain to the 1.7-1.9 THz band. GaAs-based planar Schottky diodes are utilized in each stage. A W-band power amplifier, driven by a commercially available synthesizer, was used to pump the chain with 100 mW of input power. The peak measured output power at room temperature is 3 /spl mu/W at 1740 GHz. When cooled to 120 K, the chain provides more than 1.5 /spl mu/W from 1730 to 1875 GHz and produced a peak of 15 /spl mu/W at 1746 GHz.     

Fabrication and performance of GaAs p+n junction and Schottky barrier millimeter IMPATT's

A recently developed procedure, incorporating both preferential electrochemical etching for wafer thinning and electroplating for heat sink formation has been applied to the fabrication of Kaband (26.5-40 GHz) GaAs IMPATT's. Both epitaxially grown GaAs p⁺n junction and Cr Schottky barrier diodes have been fabricated. This procedure makes possible the batch fabrication of small area diodes (<2 times 10^{-5}cm²) over a large wafer area. The diodes have been operated both in the oscillator and stable-amplifier mode. Power, efficiency, and noise performance of the devices is reported. The p⁺n diodes, which could withstand junction temperature of over 300°C, gave the best power and efficiency. Powers as high as 680 mW with 12.4 percent efficiency at 34.8 GHz and an efficiency as high as 16 percent with 390 mW at 29.5 GHz have been achieved. The Cr Schottky diodes were unable to withstand junction temperatures in excess of 200°C and therefore produced less power despite the potentially better power handling capability. The highest power obtained from a Cr Schottky is 470 mW with 12.5 percent efficiency at 34 GHz. Comparable oscillator noise performance has been obtained with both types of diode. The best AM (DSB) double sideband NSR obtained is -135 dB in a 100 Hz window at 1.5 MHz from the carrier. An rms frequency deviation as low as 13 Hz in a 100 Hz window has been observed with a power output of 164 mW at 35.4 GHz by raising the external Q to 138. A lowest FM noise measure of 23 dB was achieved by reducing output power to 16 mW. The amplifier noise figure measured for both p⁺n and Cr Schottky diodes is 26 dB.