SOC设计:IC产业链设计史上的重大革命

集成电路芯片设计是IC产业链的龙头,而系统芯片(SOC)集中了芯片设计的先进技术。本文论述了SOC芯片的最新设计技术和焦点技术,包括嵌入式CPU,IP模块设计以及芯片的验证和测试等,展望了当前SOC芯片设计的发展趋势。     

通讯专用芯片设计综述

分析了国际上通讯专用芯片设计的发展趋势,探讨了国内通讯专用芯片设计的现状,文章认为,基于通讯芯片设计的国际国背景,以通讯专用芯片为突破口,发展芯片设计技术,是我国芯片设计行业的适宜选择。     

视频增强处理芯片设计

文章介绍了一块新型电视芯片———视频增强处理芯片 ,此芯片是一块国内自行设计的拥有完整知识产权的数字化电视的核心芯片。首先介绍了芯片的设计框图、各功能模块以及芯片设计过程 ;最后用此芯片设计了一块解码板 ,实现了扫描格式转换、帧频提升和数字化处理的目的。     

高速分组密码芯片设计技术

随着电子商务和宽带网的普及,高速密码芯片的应用越来越广泛。介绍了分组密码芯片的设计原理和设计流程,并给出了高速分组密码芯片的设计方法。通过实际密码芯片设计,验证了方法的有效性。     

移动终端基带芯片设计发展现状及趋势分析

文章介绍了移动终端基带芯片设计的发展历程,分析了3G终端基带芯片的研发现状并且给出了3G双模基带芯片的功能框图,接着介绍了3G终端单芯片设计趋势,随后分析了移动WiMAX终端芯片设计,最后指出移动终端基带芯片的发展趋势将是基于统一无线架构的多模基带芯片。     

芯片密码引擎抗能量攻击的几种设计措施

随着能量攻击技术已经日渐成熟,其对密码安全芯片威胁也越来越大,抗能量攻击设计也成为密码芯片设计不可或缺的一部分。论文介绍了密码芯片所面临的能量攻击的理论原理,并基于目前芯片密码引擎设计,提出了几种常用的抗能量攻击设计措施。     

面向系统芯片的可测性设计

随着集成电路的规模不断增大,芯片的可测性设计正变越来越重要。回顾了一些常用的可测性设计技术,分别讨论了系统芯片（SOC）设计中的模块可测性设计和芯片可测性设计策略。     

打破国际垄断 中兴微电子芯片崭露头角

截至目前,中兴微电子共申请芯片专利1435件,拥有芯片研发人员约2000人,在18年的积累中设计了多个系列的芯片产品,涵盖了无线系统、有线系统、无线终端、有线终端等各种芯片的设计,另外在ASIC设计服务方面也具备了充足发言权。     

Garfield 5微处理器芯片的电源网络和面积优化

深亚微米的集成电路设计中,芯片的面积与成本是紧密相连的。随着芯片的面积增大,其制造成本不断增加,但芯片成品率却急剧下降。因此在后端版图设计中,设计人员的目标之一就是应尽可能减小芯片的面积。本文介绍了Garfield5系统芯片的版图设计中,如何利用Synopsys公司的后端设计工具Astro,在布局布线等各个步骤中对芯片面积和电源网络进行设计和优化,并成功实现典型情况下的125MHz时钟频率、5.0mm×5.0mm以内的芯片面积。     

一种安全SoC芯片的物理设计

本文介绍了一种安全SoC芯片架构,描述了物理设计的指标要求及其在0.13μm GSMC CMOS工艺上的物理设计,重点阐述了物理设计的中的3个关键技术——时序收敛设计、低功耗设计以及IO规划设计,并探讨了安全芯片物理设计上的自身安全性设计考虑。通过签核级的分析,该芯片最终满足了指标要求。该芯片包含36个时钟域,4种低功耗工作模式,约有26万个标准单元,72个宏模块,130个pad,合计约560万个逻辑等效门,芯片面积5.6mm×5.6mm。     

一种以太网介质访问控制器芯片的设计与实现

完成了10/100(Mb/s)以太网介质访问控制器芯片的设计与实现,介绍了芯片的架构和主要模块的设计方法,给出了仿真结果.芯片采用0.25μm CMOS工艺流片,工作电压为2.5 V/3.3 V.测试表明,芯片性能完全符合IEEE802.3标准,达到了设计要求.     

基于ATPG的无线接入芯片的可测试性设计

可测试性设计是现代芯片设计中的关键环节,针对无线接入芯片的可测试性设计对测试技术有更高的要求。首先概述可测试性设计和测试向量自动生成理论,然后采用最新的测试向量自动生成技术,根据自行设计的无线接入芯片的内部结构及特点,建立一套无线接入芯片可测试性设计的方案。同时功能测试向量的配合使用,使得设计更为可靠。最终以最简单灵活的方法实现了该芯片的可测试性设计。     

一种基于国产化移动通信芯片的便携设备设计

移动通信芯片近几年的核心-处理器技术日新月异,使得智能通信终端处理速度更快,运行性能更稳定,通信质量更高,服务性能更好。文章主要介绍了移动通信芯片的特点,分析了移动通信芯片功耗产生的原因和分类;设计了一种便携式移动通信芯片,给出了设计总体方案,并对其核心处理模块进行了设计。     

一种低功耗有源射频识别系统的设计

研究了一种低功耗有源射频识别系统组网与设计技术,该系统可在软硬件两方面实现低功耗设计。在硬件方面,采用NORDIC公司的nRF24LE1芯片作为有源标签,nRF24L01+芯片作为节点射频芯片,STM32单片机作为节点控制芯片,实现了芯片与节点的注册与通信;软件方面,采用时分复用方法,合理分配有源芯片的时隙,设计了防冲突机制,使得芯片在极端的时间内工作,实现了低功耗组网通信。     

一种数字话音通信系统的设计与实现

基于CD22103芯片和MSM7512B芯片,介绍了一种数字话音通信系统的设计方法,实现了话音信号的基带传输和载波传输。首先介绍了应用APR9600芯片获得模拟信号,之后利用MC34115芯片实现模拟信号的增量调制,然后是基于CD22103芯片的HDB3编译码的设计,完成数字信号的基带传输,同时基于MSM7512B芯片实现数字信号的载波传输,最后在数字示波器上显示了实验波形,验证了设计的有效性和可行性。     

基才SG3525的全桥变换器控制驱动电路设计

设计了一款以SG3525和IR2113芯片为控制和驱动芯片的全桥变换器驱动电路,给出了控制芯片外围电路主要参数的设计过程。并在saber环境下搭建了仿真模型,仿真结果验证了设计参数合理可行。     

深亚微米大容量PROM芯片ESD保护技术

从全芯片角度出发,采用多电源ESD架构和全芯片ESD设计,对整颗芯片提供全方位的ESD保护,介绍了基于0.18μm CMOS工艺设计的大容量PROM芯片的ESD设计技术。同时,通过对高压编程引脚的ESD加固设计,提高了芯片的整体抗ESD能力。最终产品ESD测试满足项目要求。     

LCoS显示芯片设计与实现

首先确定了三片式投影用LCoS(Liquid Crystal on Silicon硅基液晶)显示芯片器件物理结构及其电路组成框图,接着从芯片整体角度介绍了设计方法,详述了运用Cadence EDA工具设计LCoS显示芯片的具体策略和相应步骤,给出了LCoS显示芯片的实际设计结果——芯片版图,最后给出了在国内流片LCoS显示芯片的实际试片结果,并对其光学参数作出测量。     

深亚微米混合信号全芯片ESD电路设计

随着CMOS工艺的发展,集成电路元件的尺寸持续减小,芯片的静电放电(ESD)保护设计受到了更大的挑战.从系统的角度出发,采用电压域分别保护后通过隔离器件连接的方法完成了对深亚微米芯片ESD保护系统的设计.设计中分析了传统输出端保护可能存在的问题,并采用稳妥的方法对输出端进行了保护.这种架构提高了整个芯片的抗ESD能力,节省了芯片面积,达到了对整个芯片提供全方位ESD保护的目的.设计采用TSMC 0.18 μm工艺,测试结果验证了该设计的有效性.     

投影显示用LCoS显示芯片设计

首先确定了三片式投影用硅基液晶(LCoS)显示器应具备的显示性能参数,进一步提出LCoS显示芯片器件物理结构及其电路组成框图。从芯片整体角度介绍了设计方法,详述了运用CadenceEDA工具设计LCoS显示芯片的具体策略和相应步骤,给出了LCoS显示芯片的实际设计版图。