新的非平面Flash Memory结构

提出了一种为在低压下工作的具有较快编程速度的新的非平面的flash memory单元结构,该结构采用简单的叠栅结构并只需增加一步光刻制做出这一新的沟道结构.对于栅长为1.2μm flash单元,获得了在Vg＝15V,Vd＝5V条件下编程时间为42μs,在Vg＝-5V,Vs＝8V条件下的擦除时间为24ms的高性能flash单元,这一新结构的编程速度比普通平面型快闪存储器要快很多.这种新结构flash单元在高速应用场合下具有很好的应用前景.     

SCDI结构快闪存储器件Ⅱ:实验与器件特性

采用1.2μm CMOS工艺技术制作出台阶沟道直接注入(SCDI)快闪存储器件,该种器件具有良好的器件特性.在Vg＝6V,Vd＝5V的编程条件下,SCDI器件的编程速度是42μs,在Vg＝8V,Vs＝8V的擦除条件下,SCDI器件的擦除速度是24ms.与相同器件尺寸的普通平面型的快闪存储器件相比,SCDI器件的特性得到了显著地提高.在制作SCDI器件的工艺中,关键技术是制作合适的深度和倾斜角度的浅的台阶,同时减少在制作Si3N4侧墙的刻蚀损伤.     

SCDI结构快闪存储器件Ⅱ:实验与器件特性

采用 1.2 μm CMOS工艺技术制作出台阶沟道直接注入 (SCDI)快闪存储器件 ,该种器件具有良好的器件特性 .在 Vg=6 V,Vd=5 V的编程条件下 ,SCDI器件的编程速度是 4 2 μs,在 Vg=8V,Vs=8V的擦除条件下 ,SCDI器件的擦除速度是 2 4 m s.与相同器件尺寸的普通平面型的快闪存储器件相比 ,SCDI器件的特性得到了显著地提高 .在制作 SCDI器件的工艺中 ,关键技术是制作合适的深度和倾斜角度的浅的台阶 ,同时减少在制作 Si3N4 侧墙的刻蚀损伤     

一种采用带-带隧穿热电子注入编程的新型快闪存贮器

提出一种采用带-带隧穿热电子注入编程的新型快闪存贮器结构,在便携式低功耗的code闪存中有着广泛的应用前景.该结构采用带-带隧穿热电子注入 (BBHE)进行"写"编程,采用源极Fowler-Nordheim隧穿机制进行擦除.研究显示控制栅编程电压为8V,漏极漏电流只有3μA/μm左右,注入系数为4×10-4,编程速度可达16μs,0.8μm存贮管的读电流可达60μA/μm.该新型结构具有高编程速度、低编程电压、低功耗、大读电流和高访问速度等优点.     

一种采用带-带隧穿热电子注入编程的新型快闪存贮器

提出一种采用带-带隧穿热电子注入编程的新型快闪存贮器结构,在便携式低功耗的code闪存中有着广泛的应用前景.该结构采用带-带隧穿热电子注入 (BBHE)进行"写"编程,采用源极Fowler-Nordheim隧穿机制进行擦除.研究显示控制栅编程电压为8V,漏极漏电流只有3μA/μm左右,注入系数为4×10-4,编程速度可达16μs,0.8μm存贮管的读电流可达60μA/μm.该新型结构具有高编程速度、低编程电压、低功耗、大读电流和高访问速度等优点.     

0．5μm OTP工艺开发与器件特性研究

文章对0．5μm一次编程存储器（OTP）存储单元的器件结构、工艺流程、存储单元器件特性及可靠性提高等方面进行了研究。在一定的编程条件下,编程0．1ms时器件的阈值电压能够大于6V,控制栅或漏极加电压10s时阈值电压退化量小于0．1V,因此器件的编程速度和编程串扰特性能够满足要求。通过改善浮栅和控制栅层间介质氧化硅-氮化硅-氧化硅（ONO）的质量及采用存储单元覆盖氮化硅保护层等优化措施,存储单元的数据保持能力能够大于10年。     

一种flash存储器的灵敏放大器设计

提出一种新型高速低工作电压的嵌入式flash灵敏放大器,该灵敏放大器由一个新型的位线稳压器和一个折叠共射-共基放大电路组成.基于0.13μm标准CMOS单元库的仿真结果表明,该灵敏放大器在-40℃～150℃的温度范围内有快速的读取速度,在最差工作环境下读取时间为17ns,最佳工作环境下为10ns,常温1.2V条件下的读取时间为12.5ns.     

新型嵌入式BeNOR结构Flash存贮器

提出了一种能根据嵌入式应用系统容量的不同而灵活选择字节擦除和块擦除两种不同擦除模式的BeNOR阵列结构,该结构采用沟道热电子注入进行"写"操作,采用分离电压法负栅压源极F-N隧道效应进行擦除.对分离电压法负栅压源极F-N隧道效应擦除的研究表明,采用源极电压为5V,栅极电压为-10V的擦除条件,不仅能很好地控制擦除后的阈值电压,而且当字线宽度小于等于64时,源极电压导致的串扰效应能得到很好的抑制.研究表明该结构具有编程速度高、读取速度高、可靠性高及系统应用灵活的特点,非常适宜于在1M位以下的嵌入式系统中应用.     

新型嵌入式BeNOR结构Flash存贮器

提出了一种能根据嵌入式应用系统容量的不同而灵活选择字节擦除和块擦除两种不同擦除模式的BeNOR阵列结构,该结构采用沟道热电子注入进行"写"操作,采用分离电压法负栅压源极F-N隧道效应进行擦除.对分离电压法负栅压源极F-N隧道效应擦除的研究表明,采用源极电压为5V,栅极电压为-10V的擦除条件,不仅能很好地控制擦除后的阈值电压,而且当字线宽度小于等于64时,源极电压导致的串扰效应能得到很好的抑制.研究表明该结构具有编程速度高、读取速度高、可靠性高及系统应用灵活的特点,非常适宜于在1M位以下的嵌入式系统中应用.     

铁电栅材料GaN基场效应晶体管的特性

针对铁电薄膜/GaN基FET结构,利用数值方法研究了铁电栅材料自发极化强度PS变化对GaN基表面电子浓度nS和场效应晶体管转移特性Id-Vg的影响,给出了典型PS和εr值下跨导gm与Vg的关系。结果表明:零栅压下,nS在随PS(0～±59μC/cm2)变化时有4～6个数量级的提高或降低;当Vg=0.65V、PS为-26～26μC/cm2时,nS提高约4个数量级;负栅压下,nS因受引起电子耗尽的PS的影响而降低6～7个数量级,而PS未对Id-Vg产生明显影响,跨导gm在1V左右的栅偏压下达到最大值。这些结果对利用铁电极化和退极化可能改善新型器件性能的研究具有重要意义。     

P-channel Ge/Si Hetero-nanocrystal Based MOSFET Memory

The charge storage characteristics of P-channel Ge/Si hetero-nanocrystal based MOSFET memory has been investigated and a logical array has been constructed using this memory cell. In the case of the thickness of tunneling oxide T_ox=2nm and the dimensions of Si- and Ge-nanocrystal D_Si=D_Ge=5nm, the retention time of this device can reach ten years(~1×10~8s) while the programming and erasing time achieve the orders of microsecond and millisecond at the control gate voltage |V_g|=3V with respect to N-wells, respectively. Therefore, this novel device, as an excellent nonvolatile memory operating at room temperature, is desired to obtain application in future VLSI.     

Stacked gate mid-channel injection flash EEPROM cell. I.Programming speed and efficiency versus device structure

Presents a new flash EEPROM cell which has been fabricated to achieve fast programming with low power. This memory cell attains speed and efficiency, comparable to the split-gate device, while preserving a simple stacked gate structure. The device programs faster than the stacked gate cell by a factor of about ten. Also, the threshold voltage shift of 5 V can be accomplished with the drain voltage of 3 V in about 50 μs. The proposed memory cell is strongly resistant against the punchthrough effect and is capable of erasure in byte unit at the drain side. Factors pertinent to programming are discussed, theoretically and experimentally, in correlation with device structures. The hot electron dwell time in the channel is shown to be an important parameter, affecting the programming speed and efficiency     

基于SiGe量子点实现增强F-N隧穿的低压闪速存储器

提出了一种用于半导体闪速存储器单元的新的Si/SiGe量子点/隧穿氧化层/多晶硅栅多层结构,该结构可以实现增强F-N隧穿的编程和擦除机制.模拟结果表明该结构具有高速和高可靠性的优点.测试结果表明该结构的工作电压比传统NAND结构的存储器单元降低了4V.采用该结构能够实现高速、低功耗和高可靠性的半导体闪速存储器.     

Low Voltage Flash Memory Cells Using SiGe Quantum Dots for Enhancing F-N Tunneling

提出了一种用于半导体闪速存储器单元的新的Si/SiGe量子点/隧穿氧化层/多晶硅栅多层结构,该结构可以实现增强F-N隧穿的编程和擦除机制.模拟结果表明该结构具有高速和高可靠性的优点.测试结果表明该结构的工作电压比传统NAND结构的存储器单元降低了4V.采用该结构能够实现高速、低功耗和高可靠性的半导体闪速存储器.     

A 2×2 analog memory implemented with a special layoutinjector

Using floating gate MOSFETs, we have designed a 2×2 analog memory, which is expandable to any size array. The reduced programming voltage due to the innovative floating gate MOSFETs enables us to construct the analog memory with a standard double poly n-well process. In addition, a novel programming algorithm is presented. This method will contribute not only to a reduced total programming time, but also to a prolonged lifetime of the memory. The high voltage program/erase pulses are arranged to minimize the disturbance of nonselected cells. The resolution of a memory cell has been found to be 10 mV over a range of 1.25 V to 2 V which is equivalent to the information content of 6 digital cells