一种基于噪声抵消的0.5μmCMOS宽带低噪声放大器设计

设计了一种应用于DRM(Digital Radio Mondiale,全球数字广播)和DAB(Digital Audio Broadcasting,数字音频广播)的宽带低噪声放大器.该放大器采用噪声抵消结构,抵消输入匹配器件在输出端所产生的热噪声和闪烁噪声,使得输入阻抗匹配和噪声优化去耦.采用华润上华CSMC 0.5μm CMOS工艺实现.测试结果表明,3dB带宽为300kHz~555MHz,最大增益为16.2dB,S11和S22小于-3.6dB,最小噪声系数为3.8dB,输入参考的1dB增益压缩点为0.5dBm,在5V电源电压情况下功耗为97.5mW,芯片面积为0.49mm2.     

基于噪声抵消技术的宽带低噪声放大器设计

采用0.18μm CMOS工艺,针对DMB-T/H标准数字电视调谐器应用,设计了一个基于噪声抵消技术的宽带低噪声放大器.详细分析了噪声抵消技术的原理,给出了宽带低噪声放大器的设计过程.仿真结果表明,在48～862 MHz频率范围内输入输出反射系数均小于-20 dB,噪声系数低于3 dB,增益大于17 dB,1 dB压缩点为-6dBm.在1.8V电压下,电路功耗为10.8mW.     

一种基于噪声抵消技术的宽带低噪声放大器

设计了一种应用于全球数字广播 (Digital Radio Mondiale,DRM)和数字音频广播 (Digital Audio Broadcasting,DAB) 的宽带低噪声放大器.采用噪声抵消结构,抵消输入匹配器件在输出端所产生的热噪声和闪烁噪声,使输入阻抗匹配和噪声优化去耦.电路采用华润上华CSMC 0.6 μm CMOS工艺实现.测试结果表明,3 dB带宽为100 kHz～213 MHz,最大增益为16.2 dB, S11和S22小于-7.5 dB, 最小噪声系数为3.3 dB, 输入参考的1 dB增益压缩点为-3.8 dBm,在5 V电源电压下,功耗为51 mW,芯片面积为0.18 mm2.     

一种用于电视调谐器的宽带CMOS低噪声放大器设计

介绍了一种宽带CMOS低噪声放大器设计方法,采用噪声抵消技术消除输入MOS管的噪声贡献.芯片采用TSMC 0.25μm 1P5M RF CMOS工艺实现.测试结果表明:在50～860MHz工作频率内,电压增益约为13.4dB;噪声系数在2.4～3.5dB之间;增益1dB压缩点为-6.7dBm;输入参考三阶交调点为3.3dBm.在2.5V直流电压下测得的功耗约为30mW.     

一种用于电视调谐器的宽带CMOS低噪声放大器设计

介绍了一种宽带CMOS低噪声放大器设计方法,采用噪声抵消技术消除输入MOS管的噪声贡献.芯片采用TSMC 0.25μm 1P5M RF CMOS工艺实现.测试结果表明:在50～860MHz工作频率内,电压增益约为13.4dB;噪声系数在2.4～3.5dB之间;增益1dB压缩点为-6.7dBm;输入参考三阶交调点为3.3dBm.在2.5V直流电压下测得的功耗约为30mW.     

低电压低功耗宽带CMOS低噪声放大器的设计

设计了一种应用于宽带(0.8～3.0GHz)接收机的低电压低功耗低噪声放大器。该放大器以折叠的共源共栅结构为基础,采用噪声抵消结构,通过两条并联的等增益支路来抵消匹配器件在输出端所产生的噪声,实现输入阻抗匹配和噪声优化。电路采用0.18μm CMOS工艺,利用Cadence软件进行设计和仿真。结果表明,该低噪声放大器在0.8～3.0GHz带宽范围内噪声系数(NF)小于3.2dB,电压增益(S21)在17.6～18.5dB之间,S11小于-12dB,S22小于-20dB,在0.8V电源电压下,功耗为9.7mW,版图面积为0.18mm2。     

电视调谐器中电阻负反馈结构的宽带低噪声放大器设计

设计了一种应用于DVB-S标准的数字电视调谐器的宽带放大器.采用电阻负反馈输入匹配结构,把交流反馈和直流偏置结合在一起,在噪声、增益和线性度方面达到了很好的性能,满足射频电视调谐器的应用需要.此低噪声放大器有约2.5 GHz的3 dB带宽,大于20 dB的电压增益,输入匹配优于-14 dB,噪声系数低于3.3 dB,IIP3在2.5 dBm之上.此LNA的输入匹配、线性度、噪声性能作了较为详细的讨论.     

基于噪声抵消技术的低功耗C频段差分低噪声放大器

设计了一款"基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4设计了一款??基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18 μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4??0.5 dB,噪声系数介于2.3~2.4 dB之间,输入和输出的回波损耗均优于-11 dB,稳定因子恒大于1,在6.5 GHz下,1 dB压缩点为-16.6 dBm,IIP3为-7 dBm,在2.5 V电压下,电路功耗仅为6.75 mW。     

基于反馈技术的宽带低噪声放大器的设计

介绍了宽带放大器的设计方法和负反馈技术。选用增益高、噪声小的高电子迁移率晶体管（HEMT）ATF54143,利用负反馈和宽带匹配技术,设计制作了一个高增益低噪声放大器,并借助于安捷伦公司的微波电路仿真软件ADS进行仿真和优化。测试表明,在50-300 MHz的频率范围内,低噪声放大器的增益大于22 dB,平坦度小于±0.3 dB,噪声系数小于1.25,输入驻波小于1.4,输出驻波小于1.3。     

基于噪声抵消技术的超宽带低噪声放大器

实现了一款超宽带低噪声放大器( UWB LNA)。该UWB LNA由输入级、中间级和输出级组成。在输入级,采用两个共栅配置构成了噪声抵消技术,减少了噪声,在此结构基础上进一步采用了跨导增强技术,提高了增益。同时插入的电感Lin提高了LNA在宽带范围内的增益平坦度。中间级放大器,在漏极并联电感产生零点,提高了LNA的带宽。输出级为源极跟随器,较好实现了LNA的阻抗匹配。基于0.18μm TSMC CMOS工艺仿真验证表明,在4 GHz~10 GHz频带范围内,电压增益( S21)为(19.2±0.3)dB,噪声系数(NF)介于2.1 dB~2.4 dB之间,输入、输出反射系数(S11、S22)均小于-10 dB。在9 GHz时,输入三阶交调点(IIP3)达到-7 dBm。在1.8 V的电源电压下,功耗为28.6 mW。     

反射面相控馈源阵的动态阻抗匹配

对于相控阵馈源,其前端低噪放的噪声系数直接影响系统整体性能,在技术途径上,减小系统前端噪声系数的关键之一就是改善阵元与有源前端的匹配,即阻抗匹配。对于单个天线,阻抗匹配就是使得天线的输入阻抗等于低噪放的最佳源阻抗。但是对于相控阵,阵列的动态阻抗依赖于波束形成系数并且随着波束指向的变化而变化,阻抗匹配是比较复杂的。针对反射面相控馈源阵系统,采用HFSS鄄MATLAB 联合仿真的方法,设计了馈源天线和低噪放,自动完成天线参数和低噪放最佳源阻抗的优化实现动态阻抗匹配和多波束平均最优阻抗匹配,最后系统仿真进行了验证。     

Noise analysis of a Howland current source

We present a detailed noise analysis of a Howland current source that can supply up to 25 mA output current with a current gain of approximately 20. A modified topology is also considered which includes an additional compensation resistor at the non-inverting terminal of the amplifier to balance the input impedance when the amplifier is used with current gain. A lowest measured current noise of 13 pA/√Hz (for f > 40 Hz) is obtained for the balanced configuration. We find that the addition of a compensation resistor improves the thermal stability of the amplifier and this agrees well with theoretical predictions. Some care must be taken when matching the resistance ratios of the Howland current source as matching at the level of 1% results in a theoretical output impedance of approximately 22 kΩ for our design.

The analytical expressions developed in this work should allow noise analysis to be performed for general resistance combinations.     

一种低噪放多级匹配网络的设计与仿真

匹配网络影响了低噪放的增益、噪声系数、带宽等重要指标。若采用单向设计,则输入与输出端匹配网络相互影响,使得匹配网络的性能下降,而常规双向设计需要对不同用途的匹配网络分别考虑,且设计繁琐。由此,本文提出了一种最佳阻抗匹配仿真法,它能较好地克服匹配网络间相互影响,对不同用途匹配网络不需分开设计,即可达到双向设计相同的目的,且设计过程简单直观,程序化,适合多级匹配网络的仿真设计。最后利用这种方法对2.49GHz高增益三级低噪放的各级匹配网络进行了设计。     

CMOS宽带线性可变增益低噪声放大器设计

文章设计了一种48MHz~860MHz宽带线性可变增益低噪声放大器,该放大器采用信号相加式结构电路、控制信号转换电路和电压并联负反馈技术实现。详细分析了线性增益控制、输入宽带匹配和噪声优化方法。采用TSMC0.18μm RF CMOS工艺对电路进行设计,仿真结果表明,对数增益线性变化范围为-5dB~18dB,最小噪声系数为2.9dB,S11和S22小于-10dB,输入1dB压缩点大于-14.5dBm,在1.8V电源电压下,功耗为45mW。     

高速采集系统的时钟端接设计与仿真

高速采集系统中常用的交流耦合端接设计没有考虑单端阻抗匹配,使得单端时钟信号产生反射,反射噪声严重时会破坏系统的准确性.为了改善反射噪声,提出了一种改进的LVPECL差分信号端接设计,将单端阻抗匹配电路引入驱动端,从而达到抑制反射噪声的效果.仿真证明,当信号频率小于500 MHz时,与常用端接设计相比,改进端接设计的接收信号过冲最大减少了10.9％,反射噪声得到抑制,提高系统的稳定性和准确度.     

A new CMOS wideband low noise amplifier with gain control

In this paper, a new CMOS wideband low noise amplifier (LNA) is proposed that is operated within a range of 470 MHz-3 GHz with current reuse, mirror bias and a source inductive degeneration technique. A two-stage topology is adopted to implement the LNA based on the TSMC 0.18-μm RF CMOS process. Traditional wideband LNAs suffer from a fundamental trade-off in noise figure (NF), gain and source impedance matching. Therefore, we propose a new LNA which obtains good NF and gain flatness performance by integrating two kinds of wideband matching techniques and a two-stage topology. The new LNA can also achieve a tunable gain at different power consumption conditions. The measurement results at the maximum power consumption mode show that the gain is between 11.3 and 13.6 dB, the NF is less than 2.5 dB, and the third-order intercept point (IIP3) is about −3.5 dBm. The LNA consumes maximum power at about 27 mW with a 1.8 V power supply. The core area is 0.55×0.95 mm².     

0.1～2.8GHz超宽带低噪声放大器的研制

选用噪声较小、增益较高且工作电流较低的放大管ATF55143,利用两种负反馈和宽带匹配技术,结合ADS软件的辅助设计,研制出宽带低噪声放大器。在0.1～2.8GHz范围内,其增益大于30dB,平坦度小于±1.3dB,噪声系数小于1.45dB,工作电流小于60mA,驻波比小于1.8。该放大器成本较低,体积较小,可应用于各种微波通讯领域。     

0.18 μm CMOS射频低噪声放大器设计

基于TSMC 0.18μm RFCMOS工艺,设计了一种工作于2.4 GHz频段的低噪声放大器。电路采用Cascode结构,为整个电路提供较高的增益,然后进行了阻抗匹配和噪声系数的性能分析,最后利用ADS2009对其进行了模拟优化。最后仿真结果显示。该放大器的正向功率增益为14 d B,噪声系数小于2 d B,1 d B压缩点为-13 d Bm,功耗为7.8 m W,具有良好的综合性能指标。     

Variation tolerant design methods for wideband low noise amplifiers

In this paper, we develop design techniques for reducing the impact of manufacturing variations on wideband low noise amplifiers (LNA). Utilizing an efficient modeling and circuit optimization method, we investigate the sensitivity of LNA performance metrics to process variations and determine that the input impedance matching is particularly sensitive to perturbations in component values. To mitigate the impact of process variations on the input impedance matching, we add additional circuit elements and tunable capacitors to dynamically compensate for manufacturing variations after fabrication. The results indicate that the proposed design techniques can increase manufacturing yield by up to one order of magnitude for input impedance matching with only a 14% increase in noise figure.     

0.5 V ultra-low power wideband LNA with forward body bias technique

An ultra-low power wideband CMOS low noise amplifier (LNA) fabricated in TSMC 0.18 μm RF CMOS process for sub 1 GHz applications is presented. The capacitive cross-coupled LNA with forwardbody- bias (FBB) technique is adopted to achieve wideband input impedance matching and low power, low noise factor. The LNA is tested in the frequency range of 400?900 MHz, and exhibits a voltage gain of 18.5?20.7 dB, and a noise figure of 2.95 dB, drawing only 0.385 mW from 0.5 V power supply.