有限状态机的VHDL描述及综合

介绍了使用VHDL描述有限状态机的方法,重点分析了综合过程中的竞争和毛刺现象产生的原因,并提供了解决方法。最后以图形学中的直线算法为例实现了可综合的FSM描述,并通过门级仿真验证了其正确性。     

不确定性的综合描述及其智能决策支持系统

为了克服单一模型描述的不确定的片面性,提出了描述不确定性的综合描述模型,并给出了在智能决策支持系统中的应用。首先在不确定性内涵的阐释的基础上,建立了不确定性的综合描述模型。然后给出了基于不确定性的综合描述模型的不确定知识表示和推理方法。最后给出了基于综合描述模型的智能决策支持系统的体系结构。不确定性的综合描述模型具有全面客观描述不确定性的优点。     

谈学生综合素质测评系统开发与设计

对学生综合素质测评系统进行了分析，提出系统要实现的目标，并对系统功能块进行了划分与描述，对一些系统功能模块的主要问题和解决方法进行了描述。     

谈学生综合素质测评系统开发与设计

对学生综合素质测评系统进行了分析,提出系统要实现的目标,并对系统功能块进行了划分与描述,对一些系统功能模块的主要问题和解决方法进行了描述。     

数字系统的高层次综合

数字系统高层次综合是指从抽象的行为特性描述到寄存器传输级结构描述的转换。它是一种实用的、有效的数字系统设计方法。本文介绍数字系统的表示,并概括叙述高层次综合的主要任务、高层次综合技术的发展和现状以及存在的一些问题。     

数字逻辑电路或系统的描述、模块化综合方法及实例

在叙述了数字逻辑电路或系统的结构描述和行为描述方法及其综合过程的基础上，以一个具有显示功能的4bit累加器为例，分别对多种用来进行功能和行为描述的手段作了对比。并通过VHDL语言对4bit累加器的行为和结构进行描述，说明它的优越之处，体现了VHDL评论主编程灵活、升级容易的特点。     

利用高级综合进行FPGA设计

本文提出了一种从较高的行为级描述进行ＦＰＧＡ设计，从而替代传统的以原理图作为设计输入的方法。通过高级综合，可以把用户所给出的行为功能描述自动转化为较低层 次的结构描述，并进一步与ＦＰＧＡ设计系统相连完成最终设计。     

RTL综合中VHDL算术操作符的综合

寄存器传输级（RTL）综合实现人RTL行为描述到门级级结构描述的转换，是目前EDA设计行业的主流设计方法，算术操作符是RTL综合中难于综合的一类操作符，文中详细解释了IEEE制定的有关算术操作符的各种限制，并对部分算术操作符的限制阐述了自己的观点；分析了各算术操作符的实现方案，并基于电路面积、电路速度，确定了适合RTL综合的实现方案；最后，给出在自己开发的RTL综合工具中进行的算术操作符综合测试，测试表明，所用的各种算术操作符实现方案具有良好的可行性和有效性。     

RTL综合中的格式剖别

由于寄存器传输级（RTL）行为描述可以精确地确定数字系统的操作,所以寄存器传输级综合成为当前EDA行业的主流设计方法。实现从寄存器传输级行为描述到门级结构描述转换的RTL综合,是组合逻辑／时序逻辑综合理论在HDL（硬件描述语言）上的具体应用。设计寄存器传输级综合工具的基础是格式判别,即将行为描述中的组合逻辑与时序逻辑区分开来,利用组合逻辑综合与时序逻辑综合分别进行处理从而完成寄存器传输级综合,提出一种易于实现的格式判别方法,该方法利用赋值语句为核心的中间数据格式以及逻辑综合所能接受的条件判断此赋值语句组合是组合逻辑还是时序逻辑,并生成不同层次、功能相对独立的RT单元以便利用对应的组合逻辑综合或时序逻辑综合处理此RT单元,从而在实现RTL综合的过程中使组合逻辑综合和时序逻辑综合得到最大限度的重用。最后文中给出一些测试实例和结果分析,通过测试实例和结果分析表明该文提出手方法不但有效地区分了组合逻辑和时序逻辑,而且由于通过对组合逻辑综合和时序逻辑综合最大限度的重用,使寄存器传输级综合的开发时间大大缩短,此方法已经用于作者的RTL综合系统中。     

RTL综合中基本时序逻辑元件的综合方法研究

锁存器与触发器的综合是RTL综合中时序逻辑综合子系统的主要研究问题之一，不同的RTL时序电路描述综合出的元件各不朴同。文中从VHDL语言的RTL描述特征手术，研究了RTL综合中锁存器与触发器的综合方法，阐述了采用锁存器及触发器的各种不同情况，同时说明如何才能正确地区分锁存器及触发器，文章最后的实验结果验证了该方法。     

VHDL语言在数字电路教学中的应用

VHDL作为一种新型的硬件描述语言,主要用于数字电路与系统的描述、模拟和自动设计,是当今电子设计自动化(EDA)的核心技术。文章通过十六位计数器的实例介绍了用VHDL语言设计数字系统的流程和方法,并通过仿真实现预定目的。实践证明,VHDL语言在数字系统设计中具有硬件描述能力强,设计方法灵活等优点,从而降低了数字系统设计的难度,提高了工作效率。     

用VHDL-AMS进行概念设计

ＶＨＤＬ－ＡＭＳ是ＶＨＤＬ向模拟和混合信号领域的诉展,ＶＨＬＤ－ＡＭＳ为设计者提供了在概念级处理复杂系统的能力,随着ＶＨＤＬ－ＡＭＳ的标准化,将诞生处理复杂的模拟和混合信号模型的有效的模拟器,文中介绍了ＶＨＬＤ－ＡＭＳ模拟扩展的主要内容,展示了一个混合模式模拟环境,并给出了模拟解算器的构成,讨论了连续和离散模拟的同步问题;用４个例子说明ＶＨＤＬ－ＡＭＳ在概念设计中的应用。     

适应调试功能的VHDL模型及模拟算法

本文提出一种适应调试功能的ＶＨＤＬ模型及ＶＨＤＬ模拟算法－－－ＶＳＩＭ。它与可视化ＶＨＤＬ原理图输入工具ＶＤＥＳ和高级图形调试器ＶＤＢＸ结合在一起，为设计者检查、修改自己的设计提供了极大的便利。该模拟器采用层次式结构行为混合模型，保存ＶＨＤＬ描述的所有信息和结构，以利于实现调试功能。模拟算法采用基于进程的事件驱动算法及层次式模块调用算法，并提供模拟时间、语句行、模块（包括元件、进程和子程序）、信号     

VHDL语言中断言语句及其综合方法研究

国内外学者普遍认为，硬件描述语言ＶＨＤＬ中断言语句是面向模拟的，其不能综合或不要综合，综合系统应忽略或不支持。本文给出了相反的论点：ＶＨＤＬ中断言语句应该综合，其中限制条件的补表达式可作为随意条件用于综合时化简。文中论述了综合断言语句的合理性，必要性和方便性，并给出了综合并行和串行断言语句的方法。     

基于VHDL高级综合的条码阅读预处理器的FPGA设计

文中定义了条码阅读处理器的功能，给出其ＶＨＤＬ语言的行为源描述，讨论了在ＶＨＤＬ高级综合系统ＨＬＳ／ＢＩＴ的支持下面向ＦＰＧＡ，从算法级行为描述开始，自顶向下地进行条码阅读预处理器的设计过程，从中可见，ＶＨＤＬ高级综合和ＦＰＧＡ的结合，是一种简化设计复杂度，提高设计时效的ＡＳＩＣ的简便方法。     

V2C＋＋——一个用C＋＋实现的VHDL翻译型模拟器

由于面向对象的Ｃ＋＋语言更贴近描述硬件对象的ＶＨＤＬ语言Ｃ＋＋实现翻译型ＶＨＤＬ模拟器，并利用Ｃ＋＋本身的编译器的优化功能，可以得到运行的时间和空间方面效率较高的ＶＨＤＬ模拟器，Ｖ２Ｃ＋＋的原型设计和初步实践表明，用Ｃ＋＋实现ＶＨＤＬ翻译性模拟器比解释性模拟器具有较高效率，利于较大规模的电路的模拟。     

基于VHDL的定时/计数芯片的设计

介绍了在EDA软件平台下使用VHDL开发定时／计数芯片(该芯片内部结构和操作方式以Intel8253为参考)的方法，着重讲述了模块化设计思想及状态图描述方法在硬件描述语言中的应用，并展示了其在Multisim下的仿真结果。体现了硬件描述语言在电子系统设计自动化中的方便应用。