面向对象的VHDL模拟器

从面向对象技术角度出发,论述了VHDL编译型模拟器的构造方法,以及面向对象的封装、继承、多态技术在VHDL模拟系统构造中的应用方法。提出了由三部分组成的编译型模拟器总体结构：模拟核心、调试核心和用户VHDL源描述所转换而来的C＋＋代码部分。此种结构的面向对象编译型模拟器具有速度快、结构清晰、可扩充性强等优点。最后用实例验证了该结构的效率与性能。     

VHDL编译型事件驱动模拟算法

VHDL模拟器在VLSI高层设计验证中起着重要的作用，设计正确性的快速有效检索对加快整个设计流程至关重要，模拟算法从根本上决定了模拟验证的效率，是构造高效模拟器的关键。文中讨论了VHDL的各种不同模拟算法，提出了将编译型实现算法与事件驱动调度算法结合的模拟算法，并提出了将VHDL设计源描述转化为等价C＋＋代码再编译为机器目标代码的模拟算法实现方法。此算法结合了事件驱动调度算法的模拟元件数少和编译型实现算法执行速度高的优点，并巧妙利用了面向对象的多态性特点，具有速度快、直观和易于扩弃的优点。文章最后给出了试验结果，进一步说明了算法的效率和优点。     

高级综合前的检查和转化

Talent2000中VHDL文件的编译中间结果用于综合和模拟,VHDL是面向模拟的语言,并不是所有的VHDL语句都可以综合,在一个实用化高级综合系统中,除了根据可综合子集检查VHDL源描述之外,还要求可综合VHDL描述具有一定的风格。在进行高级综合前,必须对VHDL文件编译的中间结果进行处理,包括语句可综合性检查、VHDL描述的可综合性风格检查、循环语句展开和子程序内联。该文给出了要求VHDL描述具有可综合性风格的原因,实现了面向高级综合的检查、循环语句的展开和子程序内联。     

一种基于国产异构众核处理器的C++智能源码转换框架

国产异构众核处理器是我国打破国际技术壁垒,在高性能计算领域取得突破的关键环节.围绕国产超算的软件生态环境建设,采用智能源码转换的方法盘活海量多核架构的遗产代码是加速软件研发效率,推动领域发展的重要途径.针对国产运算核心不支持C++编译的现状,基于开源的ANTLR语言翻译工具,提出了一种面向异构众核处理器的智能化C++语言向C语言转换的辅助框架.该框架聚焦面向对象语言的关键特征,基于抽象语法树,实现了基类和继承类、函数定义、基于标签法的模板实例化以及部分STL库的C语言转换,建立了待转换代码的自动化标注体系,极大地提高了C++代码的转换和移植效率.通过对可衡量的并行计算基准应用BableStream进行自动转换和移植测试,证实了该转换框架的有效性.     

支持并行模拟的Verilog编译技术研究与实现

并行HDL模拟是加速大型复杂的VLSI系统模拟验证的有效方法，支持并行模拟的HDL编译技术是其中的关键技术，文章提出了一种支持并行模拟的Verilog编译技术，编译器将Verilog描述转换成C＋＋代码，最后与并行模拟核心库编译链接生成可执行并行程序。文章将编译器构成，代码生成方法和并行模拟核心库，该技术已经在并行Verilog模拟器ParaVer上实现。     

支持对象间关系的程序设计语言研究

在论述了面向对象技术中对象间的关系作为第一级建模概念的重要性之后,该文设计并实现了显式支持对象间关系的RCPP(relational C++)语言.它提供了显式描述对象间关系特性和语义的机制,利用关系来动态地控制对象行为的作用和传播.它的运行是通过一个转换器把RCPP代码翻译成C++代码,再经C++环境编译后,形成可执行程序而实现的.文章对RCPP语言的模型、语言提供的服务以及具体系统的描述和实现作了深入阐述.     

VHDL事件驱动模拟核心库

论述了一个为构造编译型VHDL模拟系统而设计的模拟核心库，它采用事件驱动的模拟算法进行元件调度，使其适用于同步电路和异步电路的模拟，采用多值延迟模型，可同时完成功能验证和时序验证工作；采用多数据类型表示形式，适用于从系统行为级，寄存器传输级到逻辑门级的设计模拟验证工作，模拟核心库使用标准C＋＋语言设计，采用面向对象编程思想构造核心库的结构，并使用C＋＋虚接口为被模拟供简单的建模接口，通过实验证明此模拟核心库具有简单，正确，高效，可扩充和平台通用等优点，适合于编译型模拟系统的构造。     

MIPS64指令集模拟器的建模与实现方法

用软件编程的方法介绍一个与MIPS32/64指令集兼容的指令集模拟器的建模与实现过程。该方案用C++来描述处理器的硬件行为,通过在编译时选择不同的选项分别实现对MIPS32和MIPS64指令集构架的嵌入式处理器的模拟,实现除浮点数以外的所有指令的译码和执行。该方案的主要好处是代码可重用,指令扩展性能好,可以同时兼容MIPS32和MIPS64指令集的模拟。     

C++的一种并发扩充方案*

该文给出了一种对C++进行并发扩充的方案.它基于这样的并发面向对象模型：系统由一组自治的并发对象构成,对象可以有一个体,一旦对象被创建,对象体就开始执行；对象间采用同步消息传递,允许对象内部的并发；对象的并发控制分散在各方法的激励条件中.文章还给出了一种转换策略,把扩充的C++描述转换成C++描述,使之能被现有的C++编译器识别.转换中利用了某些多任务操作系统(如Windows 95)所提供的多线程和同步设施.     

C++的一种并发扩充方案

该文给出了一种对C++进行并发扩充的方案.它基于这样的并发面向对象模型:系统由一组自治的并发对象构成,对象可以有一个体,一旦对象被创建,对象体就开始执行;对象间采用同步消息传递,允许对象内部的并发;对象的并发控制分散在各方法的激励条件中.文章还给出了一种转换策略,把扩充的C++描述转换成C++描述,使之能被现有的C++编译器识别.转换中利用了某些多任务操作系统(如Windows 95)所提供的多线程和同步设施.     

扩展的高层次行为描述内部模型

随着片上系统(SOC)技术的发展,越来越多的功能模块被集成到单一芯片中。适合硬件描述的HDL语言很难满足实现复杂算法功能的要求,C++等高级语言可以高效地描述算法功能,但是在综合和验证时遇到很大困难。文章介绍了一种允许使用C和VHDL独立描述原始模块,通过创建统一内部模型IIR的办法实现对功能元件和算法模块的混合处理。IIR内部模型以XML文件格式作为外部存储,能够方便地被划分、综合、验证等处理程序使用,避免了重复的原始描述文件分析,提高了研发效率。     

VHDL语言中断言语句及其综合方法研究

国内外学者普遍认为，硬件描述语言ＶＨＤＬ中断言语句是面向模拟的，其不能综合或不要综合，综合系统应忽略或不支持。本文给出了相反的论点：ＶＨＤＬ中断言语句应该综合，其中限制条件的补表达式可作为随意条件用于综合时化简。文中论述了综合断言语句的合理性，必要性和方便性，并给出了综合并行和串行断言语句的方法。     

基于ISS和硬件模拟器的协同模拟关键技术研究

提出一种在嵌入式系统软硬件协调设计中对系统功能进行验证的软硬件协同模拟方法．该方法使用指令集模拟器(ISS)和事件驱动硬件模拟器分别完成软硬件的模拟，并采用C 语言构造处理器的总线功能模型，实现软硬件模拟器的信息交互．重点讨论指令集模拟器、总线功能模型以及硬件模拟器协同模拟接口的设计与实现方法，同时还给出了软硬件模拟器之间的同步算法．     

基于VHDL的FIR低通数字滤波器设计与仿真

以FIR数字滤波器的设计为例,介绍了使用VHDL硬件描述语言进行数字逻辑设计的过程和方法,给出了在Quartus Ⅱ的集成开发环境下的相应VHDL代码,并且利用Quartus Ⅱ内部的仿真器对设计进行了脉冲响应仿真和验证。