分级的混合模式布局算法

针对混合模式的布局问题提出一种分级的自动布局算法.所谓混合模式就是标准单元和宏模块相结合的布局模式.该算法在模块级和单元级两个层次上完成布局.在模块级上,首先将所有随机单元划分成若干软模块,然后采用基于序列对(sequence pair,简称SP)的方法完成模块布局;在单元级上,首先对每个软模块内部采用二次规划的布局算法进行布局,然后在全芯片范围内对布局进行改善,最后采用一种基于最小割(min-cut)和枚举相结合的快速详细布局算法完成最终布局.在一组标准单元数和宏模块数不同的电路上对该算法进行了验证,效果是令人满意的.     

MPI_ALLTOALL实现算法的改进号性能分析

通过分析全互换通信中4种算法的性能,提出了一种改进算法.该改进算法递归倍增的创建子进程,通过增加通信进程数目来减少通信次数.对比分析改进算法与成对互换算法的通信次数,改进算法的通信次数是成对互换算法的一半.实验机群是在版本为MPICH2-1.0.8并行环境下测试,结果表明,消息类型为长消息通信且通信进程教为2的幂次方时,该改进算法比成对互换算法的性能更优.     

基于位矩阵编码实现模拟集成电路模块布局的遗传算法

提出了一种新的实现模拟集成电路模块布局的遗传算法，其位矩阵编码法提高了算法的搜索效率；模块的滑行处理使绝对布局问题转变成相对布局问题，极大地减小了搜索状态空间而不降低精度；复制过程中个体间的相似性检查避免了算法的早熟收敛；目标函数覆盖了模拟集成电路的特殊要求；正交实验的方法用来研究算法参数，其最优取值由另一个衍化遗传算法确定，多种电路的测试结果表明，该算法性能优于传统的模拟退火算法，布局结果与手工布局相仿，设计效率得到显著提高。     

含有快速进位链的FPGA布局系统研究*

为了使FPGA（field grogrammable gate array）布局系统能够处理含有快速进位链及IP(intellectual property)核的复杂电路,在模拟退火算法的基础上,提出一种新的FPGA布局算法。该算法对含有快速进位链和不含快速进位链的电模块分别构造和调用不同的评价函数。以此来优化布局系统,实验结果表明,此布局系统与最具代表性的VPR（versatile place and route）布局系统相比增加了处理进位链和IP核功能,提高了布局系统性能。     

集成电路模块布局问题的一种有效算法

求解集成电路模块布局问题的一种启发式算法。该算法通过设计一种合理的布局优先序,对同一模块可能的多个布局位置进行比较并将其放置在优先度最高的适当区域,可有效求解集成电路模块布局问题。     

基于VPR的FPGA布局算法时延改进

基于模拟退火的现场可编程门阵列(FPGA)布局算法在计算关键度时存在一定的偏差。为此,提出一种FPGA布局时延改进算法。利用不同的模拟退火温度和交换接收率,以及前后2次布局的时延代价差,对FPGA布局的时延代价进行补偿。通过增加时延补偿模块来调整布局的代价函数,达到重新寻找布局过程中被遗弃的较优解的目的。实验结果表明,在MCNC基准电路上使用改进算法,布局的时延代价和线网代价分别比改进前的算法减少19.2%和0.5%。此外,电路的关键路径时延也得到了不同程度的改善,使得布局质量在各个方面都明显优于优化前的通用布局布线算法。     

集成电路模块布局问题的一种有效算法

该文提出了一种求解集成电路模块布局问题的启发式算法。该算法通过设计一种合理的布局优先序,对同一模块可能的多个布局位置进行了比较,并将其放置在优先度最高的适当区域。实验结果表明,这一算法尽管简单,但对求解集成电路模块布局问题是有效的。     

自动布局布线程序

功述描述了用于规划芯片的自动布局布线程序。其特点是在单元电路版图实现之前进行布局布线以及布线是在单元内部进行，不存在专门的布线通道。这种布图模式，以多端网连接模型作为布局布线的连接模型，并以布线均匀作为主要的目标函数。 整个程序模块分为矩阵网格规划和布局，总体布线，端口分配三部分。在布局中采用最小切割算法。初始布线以布线均匀，连线长度最短为目标，并采用一个基于布线均匀的“重心“算法。通过再布线和通     

用非常快速模拟重复退火算法实现的模拟电路模块布局

提出了基于非常快速模拟重复退火算法实现模拟电路模块布局的方法,该算法指数倍地快于传统的Cauchy 或 Bolzmann退火算法.其中使用一个滑行函数将绝对布局问题转化为相对布局问题,这样极大地减少了算法的搜索空间,而不会降低搜索成功率.价值函数根据模拟集成电路固有的特点设计而成,模拟电路设计者可根据电路的具体要求选择合适的网络长度估算器.使用最小steiner树方法的全局布线器与布局器同时工作,减轻了后续细节布线环节的工作量,并保证最后布局结果的可用性.最后,给出了使用该布局方法实现运算放大器的版图事例.     

一种改进的集成电路模块有效布局算法

改进了一种求解集成电路模块布局问题的启发式算法。以边界矩形周长最小为目标,设计了模块的优先序列,并在布局过程中动态调整,重新设计布局优先度,并简化模块的占边动作,重写占角动作,对模块布局放置的多个可能位置进行比较,并将其放置在优先度最高的适当区域。经实例测试,结果表明该算法简洁高效,面积利用率有较大提高。     

应用于大规模集成电路非线性布局的二元结群算法

针对平面模式下非线性布局算法的设计能力远远跟不上集成电路发展速度的现状,将连接紧密的单元结合作为整体参与布局,提出一种应用于大规模非线性布局的二元结群算法,以减小电路规模和复杂度,进而提高布局算法速度、优化布局算法结果质量.该算法按2个单元之间对内连接度与对外连接度的比值排序,并按比值从大到小对单元进行结群,然后更新网表;如果其中一个单元已经被结群或是它们合并后总面积会大于目标结群面积,则放弃这2个单元的组合.将文中算法嵌入之前实现的平面非线性布局器中,可使运行时间相对于平面模式减少40％,布局结果的质量提高了12％.该布局器详细布局后的结果比当前流行的同样采用结群算法的布局器Capo,FastPlace,Fengshui和mPL5-fast算法分别优化了7％,9％,7％和5％,显示了其有效性和高效性.     

VLSI定量驱动布局算法

定量驱动布局算法是改善ＶＬＳＩ性能的重要措施，现有算法主要建立在面向网络和面向通路两种技术之上，仅获得局部最优解，本文以获得全局最优解为目标，从电路逻辑结构和传输延时出发，提出了面向电路最大延时的布局算法，实验表明，本算法是有效的。     

蚁群与粒子群混合的FPGA布局算法

FPGA布局在自动化设计中起到了十分关键的作用。将粒子群蚁群混合算法应用于FPGA布局问题,针对MCNC基准电路进行布局实验,并与模拟退火算法（SA）,模拟退火与遗传混合算法（GASA）及蚁群算法（ACO）等进行了对比。结果表明该布局方法具有较好的性能。     

VLSI定时驱动布局算法

定时驱动布局算法是改善ＶＬＳＩ性能的重要措施，现有算法主要建立在面向网络和面向通路两种技术之上，仅获得局部最优解．本文以获得全局最优解为目标，从电路逻辑结构和传输延时出发，提出了面向电路最大延时的布局算法．实验表明，本算法是有效的．     

基于量子模型的快速FPGA布局算法

为能在全局范围内快速搜索到优化的布局结果,提出一种基于量子模型的布局算法,并结合传统模拟退火算法实现FPGA布局。测试结果表明,相比VPR布局算法,该算法的布局运行速度平均提高了2倍以上,时序性能提升了2%,且随着FPGA芯片和电路规模的不断增大,能有效提高FPGA的软件运行效率。     

混合模式自动布局系统EMMP的设计与实现

混合模式电路的特征是在大量的标准单元电路中混入一些电路宏模块,这些宏模块的大小和数量在不同的电路中存在着巨大的差异,给现有的布局技术带来了巨大的挑战,使得一些商业的布局软件无能为力。文章介绍了一种混合模式自动布局系统EMMP,该系统采用划分、模块级规划、单元级总体布局和详细布局等技术相结合的方式,在统一的数据环境基础之上,自动完成电路所有单元的布局定位任务。实验数据表明,该系统能够适应不同类型的混合模式电路的布局,并能够在合理的运行时间里获得线长指标优良的布局质量。     

一种线长和时延双重驱动的布局算法

针对标准单元模式的超大规模集成电路布局问题,本文提了一种新的基于线长和时延双重优化目标的布局算法。在以优化线长为目标函数的布局结果基础上,进一步优化了芯片的时延特性,并通过算法设计较好地解决了二者优化方向的一致性。通过标准单元测试电路的实验结果比对,该算法在线长及时延优化方面综合性能良好。     

二维模块生成器中的布局算法研究及实现

本文讨论了ＣＭＯＳ集成电路模块生成器中的布局算法，尤其是在门阵列（门海）布图模式下的各种布局算法及其对布图结果的影响，并对已实现的三种布局算法给出了实例测试结果。     

可配置宏的快速FPGA布局算法

提出一种可配置宏模块的快速FPGA布局算法。用解析模型确定所有宏模块及基本逻辑模块的理想位置,通过局部扩散得到一个合理的初始布局方案,用低温模拟退火进一步优化,确定各模块的最终位置。以平方线网总长度为目标函数,与VPR算法相比,该算法能较好地处理宏模块,大大降低布局所耗费的时间,不影响最终布局方案的质量。     

块RAM与标准单元的混合模式布局算法

针对块RAM和标准CLB单元的电路布局问题,提出了一个新的混合模式布局算法。在标准单元采用模拟退火方式的前提下,对块RAM的布局进行算法改进。不但兼顾了块RAM的布局方式,也兼顾了原有的算法。