基于DDS倍频技术的宽带雷达信号产生

直接数字频率合成器(DDS)具有捷变频、合成任意波形、频率分辨率高等优点,是新一代数字合成宽带雷达、通信信号产生的新技术,但是因为DDS输出频谱杂散电平和谐波电平偏高,为了获得宽带高纯频谱雷达信号需采用DDS+倍频技术。     

DDS杂散抑制技术研究与仿真

研究频率合成技术问题.直接数字频率合成(DDS)技术由于固有的输出杂散多且难于预测,限制了DDS技术发展和应用.依据DDS基本原理.针对DDS输出信号频谱质量的相位舍位杂散问题,为了提高分辨率和信号频率稳定性,利用离散傅氏变换法和傅氏变换法,推导出理想DDS输出频谱特性和相位截断杂散分布特性,找出相位截断对DDS频谱分布的影响规律,抑制杂散输出.采用抖动注入法和延时叠加法,在Matlab上进行DDS杂散抑制建模和仿真结果表明效果较好,得到了频谱纯,杂散低,失真小,稳定度好的波形,并证明了两种方法抑制杂散的有效性和可行性.     

DDS杂散抑制技术及应用

分析了直接数字频率合成技术（DDS）电路中2类主要的杂散来源——量化误差和相位截断。首先从DDS内部原理入手,介绍并仿真了相位抖动法对DDS输出杂散的抑制效果;然后从DDS外部电路入手,结合锁相环技术（PLL）,介绍了DDS＋PLL优化法。经过工程实践,获得了低杂散、小步进的理想输出信号。     

定性分析DDS杂散对步进频率雷达性能的影响

数字频率源是现代雷达系统的重要组成部分,其技术指标直接影响系统的性能.介绍了直接数字合成频率源DDS的基本工作原理及定性分析了其固有杂散和相位噪声形成原因,详细分析了步进频率雷达获取高分辨目标距离剖面(一维距离像)原理.基于MATLAB仿真证明了DDS因相位截断和幅度量化产生的杂散服从均匀随机统计分布特性,仿真了服从均匀随机统计分布特性的DDS杂散对步进频率雷达距离测量性能的影响.分析和仿真的结果对系统设计具有一定的参考价值.     

改善DDS相位杂散的研究与仿真

直接数字频率合成(DDS)技术由于输出杂散信号多且难预测,限制了其发展和应用。依据DDS基本原理,利用傅立叶变换法分析了理想DDS输出频谱特征,推导了相位截断引入杂散信号的频谱分布特点。采用相位随机抖动注入技术,对DDS杂散信号抑制进行了系统建模和仿真,结果证明该技术对DDS杂散抑制效果显著,从而达到了改善DDS相位截断杂散的目的。     

一种改善DDS性能的倍频方法

介绍了一种利用倍频的方法来改善DDS的上限频率和杂散电平。首先对DDS的原理和杂散进行分析,在此基础上提出了DDS倍频模块的原理方案。经过实验调试和测试,得到DDS的输出频率为198～220MHz,输出功率为＋8．0～＋10．5dBm。     

通用模拟器中DDS相位截断杂散谱分析及抑制研究

测试通用模拟器为新一代自动测试系统(Automatic Test System,ATS)的重要组成部分;通用模拟器的基带信号由任意信号发生器提供,直接数字合成器(Direct Digital Synthesizer,DDS)是信号发生器的核心部件之一;DDS具有频率分辨率高、频率捷变等诸多优点,但其缺点是杂散抑制性能较差,而相位截断误差是DDS输出信号误差的主要来源;针对相位截断误差问题,阐述了DDS基本原理,分析了DDS相位截断杂散信号,提出了一种抑制DDS相位截断杂散信号的方法;MATLAB仿真结果表明,该方法能够有效抑制相位截断误差。     

低杂散低相噪频率合成器的设计

DDS＋PLL是目前频率合成技术的常用组合方式之一。首先就DDS＋PLL的几种常用合成方式的特点进行了简单介绍．然后着重利用DDS激励PLL的混频合成方式,实现了一种低杂散低相噪的频率合成器的设计。设计中首先在理论分析的基础上选出了合理的设计方案,然后对各项指标进行了可行性分析,尤其对输出相位噪声和组合杂散进行了详尽的阐述。最终通过理论分析,合理的选取时钟频率巧妙地避开了近端的杂散,用试验结果证明了该方案的可行性。     

高精度DDS的FPGA资源优化设计

DDS因其率转换时间短,分辨率高,低相噪,输出相位连续等特点,在全数字化结构的雷达、通信系统中得到广泛的应用.本文首先介绍了DDS原理,提出了DDS的资源优化方法,设计并FPGA实现了一种双路正交输出的高精度DDS,最后分析了DDS设计参数与输出信号杂散度之间的关系,为工程实现提供设计依据.     

DDS芯片输出杂散分析及其抑制研究

针对DDS芯片的输出杂散问题,系统分析了DDS芯片输出杂散来源。并结合两款DDS芯片(AD9854/AD9856)的实际使用经验,从参考时钟设计和PCB设计两方面入手,提出了抑制DDS芯片输出杂散的实用方案。实测结果证明本方案有效地降低了DDS芯片的输出杂散,为DDS芯片的合理使用提供了有益的借鉴。     

基于FPGA的并行DDS

介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频率范围250MHz～350MHz,频率分辨率6Hz,寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生。     

小型雷达环境模拟器双波段快速跳频模块设计

设计了一种雷达环境模拟器高性价比双波段宽带快速跳频模块。采用DDS+倍频链技术,实现了输出射频信号在C、X波段的频率跳变。其频带较宽,跳频时间小于5μs,输出杂散抑制优于-50dBc,相位噪声优于-70 dBc/Hz@10 kHz,频率分辨率小于10 Hz,输出功率可控。该系统体积小、成本低,易于生产实现,可广泛应用于部队雷达的抗干扰训练和检测。     

FPGA的宽带步进频率信号源设计

介绍了基于FPGA和锁相频率合成器芯片ADF4350的宽带步进频率信号源的设计与实现方法。通过分析两种不同的实现方法,确定了以DDS输出的扫描频率控制锁相环鉴相参考频率的方法。该方法能有效结合二者优势,缩短频率的稳定时间,降低输出杂散。通过FPGA的控制、配置,产生了最佳性能的LS波段宽带步进频率信号,具有功耗低、集成度高、输出频率杂散抑制良好等特点。     

一种C频段上变频器的设计与实现

阐述了一种C频段卫星通信上变频器的实现方案,针对低杂散和低相位噪声输出以及小步进这3个难点,采用优化频率配置以及选用高抑制度的滤波器实现变频器的低杂散输出;采用DDS+多环锁相方案实现低相位噪声、小步进输出。最后给出测试结果,杂散抑制-70dBc(585MHz带内),相位噪声为-89dBc/Hz@10kHz,频率步进100Hz,验证了该方案的可行性。     

DDS的相位舍位杂散分析及其抑制方法

直接数字频率合成技术(DDS)由于其诸多优点,目前已经得到了广泛应用。如何抑制DDS技术而产生的杂散问题是当前研究的热点之一。为了描述相位舍位杂散的来源,该文首先介绍了DDS工作原理,然后分析了其杂散模型,最后总结了常用的抑制方法。通过压缩数据和增大ROM容量来减少舍位数,加扰动源破坏杂散周期性,改善DDS模型。     

一种有效的DDS相位截断杂散抑制方法

通过对直接数字频率合成器(DDS)相位截断噪声成因的理论分析,从而通过采用一组固定的频率控制字和变化的参考时钟,使得截断相位误差序列为0,并扰乱截断相位误差序列的周期性,从而达到抑制相位截断噪声,并最终在实践中验证该方法的正确性与可行性。     

基于DDS的多模信号发生器设计

提高主动式无线探测系统的抗干扰性能有效方法是在随机时间输出不同调制模式的信号,其中多模信号发生器是系统的核心;为了模拟不同调制模式的信号输出及随机时间下信号的快速转换,设计了一种基于DDS的多模信号发生器;系统以DDS为核心,总体采用CPLD与DDS芯片相结合的设计,外置FLASH芯片为信号控制字存储单元;该系统最高频率达120MHz,储存11种常用信号并可输出外部定义信号,转换速度为2.5μs。实验结果表明,该系统具有发生信号种类多、转换速度快且精度高等特点,可以广泛应用于实验室条件和各种无线探测,微波通信的频率合成信源抗干扰领域。     

基于DDS+PLL的LFM探地雷达信号产生器设计与实现

介绍了一种宽带线性调频(LFM)雷达信号产生的方法与实现,结合直接数字合成(DDS)+锁相环(PLL)的方式,采用DDS芯片AD9852和集成锁相芯片ADF4360-7完成了设计所需求的宽带线性调频信号。详细说明了该方案设计的构架、各单元电路的设计与实现以及各芯片参数的设定情况。实测结果表明,该频率合成器输出功率>-4 dBm,环路锁定时间为14μs,输出信号相位噪声优于-90 dBc/Hz@1 kHz,输出信号达到了所需指标要求。     

毫米波低相噪捷变频高分辨率雷达频率源设计

设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案,实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计.利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号,优化DDS和变频方案的频率配置关系.利用FPGA电路进行高速控制,较好地解决了毫米...