一种C频段上变频器的设计与实现

阐述了一种C频段卫星通信上变频器的实现方案,针对低杂散和低相位噪声输出以及小步进这3个难点,采用优化频率配置以及选用高抑制度的滤波器实现变频器的低杂散输出;采用DDS+多环锁相方案实现低相位噪声、小步进输出。最后给出测试结果,杂散抑制-70dBc(585MHz带内),相位噪声为-89dBc/Hz@10kHz,频率步进100Hz,验证了该方案的可行性。     

DDS波形发生器幅度量化误差的分析及其抑制

讨论了DDS技术的基本组成结构、工作原理和特点。还就DDS技术中的幅度跳变产生的杂散进行了分析，提出一种新的幅度量化杂散信号的抑制方法，此方法通过一个频率恒定的时钟对输出相累加器输出信号进行脉宽调制采样，从而减小相累加器的步进，抑制幅度量化误差。最后给出了实现方法和仿真结果。     

一种自适应的宽频信号源系统设计和实现

主要介绍了一种宽频带、相位噪声低、杂散抑制度高的频率合成系统。该设计使用了频率合成芯片ADF4351和高速可编程芯片FPGA来完成自适应控制,不仅实现了输出频率范围35 MHz~4.400 GHz、功率可调范围为-4 d Bm~5 d Bm的低相噪稳定的频率源,同时还实现了对全频带频率的转换时间和跳频范围的智能控制。     

宽带低噪遥感卫星模拟信号频综源技术研究

介绍了直接频率合成(DDS)的结构和原理;将DDS与杂散抑制技术应用于遥感卫星模拟信号源.在分析DDS谐波杂散信号影响的基础上,通过外部滤波网络和"余弦修正"等技术有效抑制了谐波杂散和噪声;实现了一种基于DDS+FPGA内置式可编程宽带低噪的频综源;实验表明该频综源具有频带宽(1 MHz～400 MHz)、频率分辨率高、切换速度快、相位噪声低等优点,满足通用型遥感卫星数据模拟源系统设计的需求.     

C波段宽带频率源及其测试系统设计

为了设计一个C波段宽带频率源,采用了基于锁相环配合宽带VCO的方法。该方法使用的PLL芯片为HMC702,VCO为HMC586,控制端采用FPGA写寄存器。频率源测试时采用PC串口转SPI协议的方法。实验结果显示,最差相位噪声为-88.2 dBc/Hz@10 kHz,杂散抑制度为-62.7 dBc,从4 GHz到6 GHz的变频时间为20.6μs。     

一种用于压电式喷墨打印头的梯形波脉冲信号源设计

压电式喷墨打印技术是当今印刷行业的重要技术,压电式喷墨打印喷头需要一个精确、稳定的脉冲信号作为驱动电源.介绍了基于FPGA的DDS原理的梯形波脉冲信号源的原理、结构以及各模块的设计方法和实现方案.采用基于FPGA的DDS原理产生的梯形波脉冲信号源,波形参数比较精确、输出信号比较稳定且输出频率范围较大.该设计可实现电压幅值为0～2.5 V、梯形波脉宽10～25μs和输出信号频率0～30 kHz的梯形波脉冲信号输出,可较好地匹配压电式喷墨打印喷头.仿真结果表明,该设计合理正确,实现了输出的梯形波脉冲信号的幅值、脉宽以及输出频率可调,并且可过滤大部分高频杂散和干扰,输出信号基本不出现失真.     

神经网络正弦信号发生器

针对正弦信号发生器设计中，直接数字频率合成技术存在相位截断误差的问题，以神经网络为技术基础，以FPGA为硬件核心，提出了一种新型的高频正弦信号发生器设计方案，有效克服了上述问题。阐述了这种方案的工作原理、电路结构以及设计思路和方法。经过设计和仿真测试，系统的主时钟频率可以达到95 MHz且不占用ROM存储空间，输出的正弦信号为2.5 MHz时，输出信号的杂散抑制为80 dB，可见该方案资源占用率低，无相位截断，输出信号杂散小且输出频率较高。     

基于FPGA的信号发生器设计

本系统以单片机89C51与FPGA为控制核心,采用DD(S直接频率数字频率合成)技术,D/A转换电路及滤波电路,设计了一个高频率稳定度、高精度的信号发生器。单片机向存储器写波形表,控制频率、幅度步进以及人机交换。FPGA集成了DDS、键盘扫描等功能模块。D/A转换模块采用DAC0832,可将波形表内数据输出为所需要的波形。输出波形可以在正弦波与方波及三角波间切换,并能由键盘设置频率值,还能完成步进和扫频的功能。     

基于FPGA+单片机的电压控制LC振荡器的设计

设计了一种电压控制LC振荡器,利用LC振荡电路作为振荡源,通过变容二极管来调节振荡器的频率,采用锁相环来提高输出频率的稳定度,以FPGA 单片机作为整个系统的测控部分。经安装与调试,振荡器输出波形没有明显失真,输出频率的范围是15～35MHz,可实现间隔为100kHz的频率步进,能够实时测量并显示振荡器的输出频率。     

一种S波段宽带跳频频率合成器的设计与实现

讨论了一种输出频带宽、跳频时间短、相位噪声低、杂波抑制高的频率合成器的设计方法;该方法采用STW81102频率合成芯片,是一个将PLL和VCO集成在一起的低成本单片多频带射频频率合成器芯片,并利用8515单片机软件模拟I2C总线通信对STW81102芯片进行置数控制输出频率;基于该方法实现了输出频率范围为3100~3400MHz,步进频率为20MHz的宽带跳频频率合成器,实验结果表明该频率合成器输出功率大于+5dBm,杂波抑制大于65dB,相位噪声优于-95dBc/Hz/10kHz。     

全数字锁相环实现的自适应低通滤波电路

提出了一种新的基于全数字锁相环的自适应低通滤波系统的结构和实现方法。输入信号经整形后产生方波信号,方波信号经FPGA实现的全数字锁相环锁相同步倍频后,再将同步倍频信号输入到开关电容滤波器MAX295的时钟输入端,通过该时钟信号来控制滤波器的截止频率,从而实现滤波器频率的自动跟踪。介绍了系统设计原理,详细分析了FPGA实现全数字锁相环和锁相倍频的设计方法。通过实验验证了该系统的可行性和有效性,能够实现1 kHz至50 kHz的频率自跟踪倍频和滤波。     

改进型Cordic在DDS杂散抑制中的研究与仿真

依据DDS（直接数字频率合成）输出频谱特性和Cordic（坐标旋转数字计算机）算法基本原理,针对基于Cordic结构的DDS设计中相位角迭代方向不确定性和旋转角度非整周期性的缺陷,采用了相位角分阶段旋转法和多区域相位映射法对Cordic结构的DDS进行改进。通过Matlab输出信号和频谱仿真验证了所用方法的正确性和可行性,使用VHDL语言设计出16级流水线结构的改进后Cordic型DDS。Quartus II综合编译和Modelsim仿真后得出改进后DDS计算误差为10-5、硬件消耗仅为23％、SFDR（无杂散动态范围）扩至200 dB。理论分析和实验结果证明了这两种方法改进综合后抑制杂散的有效性。     

基于FPGA的并行DDS

介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频率范围250MHz～350MHz,频率分辨率6Hz,寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生。     

一种基于VHDL语言的全数字锁相环的实现

介绍一种基于VHDL语言的全数字锁相环实现方法,并用这种方法在FPGA中实现了全数字锁相环,作为信号解调的位同步模块。     

全数字化PET系统时间信号基准模块设计

为了满足为全数字化PET（正电子发射断层扫描仪）系统中前端电子学模块提供时间信号基准的时钟信号的要求,采用FPGA和AD9516-4芯片设计了一种时间信号基准模块。针对时间信号基准的要求,提出了通过参考基准频率由锁相环产生高频信号,同时利用分频器实现了对高频时钟信号的分频,并用LVDS（低电压差分信号）模式对生成的多路时钟信号进行输出,从而获得了多路频率、相位、幅值均相同的同步时钟信号的方法。相比于其他方法实现的时钟分配模块,本方法具有高精确度,低功耗和高稳定性的特点。该模块已经在全数字化PET系统中使用,验证了该模块具有高精确度和高稳定性的特点。     

基于FPGA的TDLAS气体测量系统

提出了基于FPGA的气体检测系统,实现了TDLAS气体测量系统小型化、数字化.利用FPGA并行计算、易于实现DDS信号发生和正交数字锁相等特点,可以满足TDLAS测量过程中的高频信号发生、谐波信号的提取等计算,从而采用正交数字锁相方法及拟合法实现气体的测量.将激光器、温度控制模块、电流驱动模块、信号发生器、光电探测器、带通滤波器、ADC采样集成在同一块印制电路板上,实现系统的小型化和集成化.最后,通过在空气中对氧气浓度进行长时监测,验证了本系统的稳定性.     

DDS杂散分析及抑制方法研究

频率源是现代雷达电子系统的重要组成部分,是整个雷达的心脏。直接数字频率合成器（DDS）具有频率转换快、频率分辨率高、输出频率相对带宽较宽、产生波形灵活、相位连续及体积小等优点,缺点是工作频率有限,杂散较高。分析在理想条件下DDS输出信号的频谱,在此基础上,分析并仿真影响DDS杂散噪声的原因,提出几种有效地抑制DDS杂散的办法,对改进DDS电路的杂散有很大的促进作用。