单片机的显示接口电路设计

介绍了利用单片机的串、并行接口和专用显示接口 IC 设计显示接口电路的方法,并提供了4种动态和静态显示的硬件接口电路。     

基于堆栈效应的CMOS电路漏电流估计

随着集成电路工艺几何尺寸的日益缩小和电路系统复杂度的进一步提高，特别是SOC的发展和电池供电的移动设备的广泛应用，芯片的功耗成为一个日趋重要的问题。电路功耗的来源可以分为动态功耗和静态功耗两个部分，动态功耗主要来自功能跳变、短路电流、竞争冒险等，曾经是电路功耗的主要来源。进入深亚微米工艺后，静态功耗以近乎指数形式增长，并成为能与动态功耗相抗衡的功耗来源。研究表明，在90nm工艺下，静态功耗已经占整个电路功耗的42％以上。静态功耗不仅影响着IDDQ测试方法，而且已经成为整体功耗的重要来源。因此，静态功耗的估计及优化方面的研究就变得越来越重要。     

用于高速运算单元的时钟延迟动态多米诺逻辑电路的设计

时钟延迟多米诺逻辑是一种自定时的动态逻辑。时钟延迟多米诺逻辑门的输出信号是单向跳变的，但它可以提供倒相和非倒相的输出。使用这种动态逻辑可以大大提高运算电路的速度。本文通过一个64位的快速并行加法器的实现说明时钟延迟多米诺的特性及其设计方法。这个快速并行加法器用于高性能的64位微处理器的运算单元中。采用0.25μm CMOS工艺设计了这个加法器。加法器在最坏情况下的运算时间是700ps。这个时钟延迟多米诺加法器比使用相同单元库和技术的静态逻辑加法器快2.3倍。     

拟人机器人上肢运动检测系统的研制

介绍了拟人机器人上肢运动检测与控制系统。以高准确度电位器为传感器,设计了检测传感电路。为克服长线传输中的干扰,设计了电流信号传输电路,并对所设计电路的非线性进行了标定。设计了拟人机器人关节轴极限位置保护开关及控制电路。实践证明,该系统能够得到上肢运动的比较理想的静态和动态结果。     

一种低功耗CMOS分频电路设计技术

本文首先介绍了为降低ＶＬＳＩ系统功耗在产品定义、结构设计、逻辑设计和电路设计各个级别上所采取的技术，然后具体讨论了一咱低功耗ＣＭＯＳ电路的设计特点，包括采用参考电压、动态电路和电平转换电路等。     

动态称重系统的设计

介绍一种动态称重系统的结构和实现方法，主要功能是动态测量行使车辆的轮胎受力，并计算相应静态车辆重量，实现全日动、不停车计量，硬件设计中重点介绍数字电路的构成，A/D转换器，信号放大与偏置电路和LCD偏置电路。软件设计中提出了根据实际采样波形而设计的独特数据处理方法。     

基于VXI总线的动态驱动开关模块研究

为了解决传统静态驱动开关阵列模块集成度低的问题,在深入分析静态驱动和动态驱动优缺点的基础上,设计了一种动态驱动的开关阵列模块;简要介绍了VXI总线接口电路的设计方法,重点介绍了模块功能电路的设计,包括动态驱动电路设计、自检电路设计和模块的软件设计;实践应用表明,该模块性能稳定、应用灵活、具有较高的经济实用价值。     

基于DSP的激光一维动态位移测量系统设计

介绍了一维激光位移测量系统的基本原理，讨论了利用DSP来实现一维激光动态位移测量系统的方案，并设计了相应的硬件电路和软件流程图，实现了一维位移的动态测量。     

浅论Multisim10软件的放大电路虚拟电子技术实验

本文利用Multisim10仿真软件建立了单管共发射极放大电路的虚拟模型,对其静态和动态性能进行研究、实验和分析,从而更加生动地显示出动态虚拟的效果。经过虚拟实验得出,虚拟效果和当初计算时得出的结论相吻合,因此可知,Multisim10软件电路虚拟电子技术实验,比传统实验方法先进很多,不仅有助于获得可靠的真实数据,还能提高实验的科学性和深度。     

CMOS电路电流测试综述

集成电路设计与测试是当今计算机技术研究的主要问题之一。ＣＭＯＳ电路的静态电流（ＩＤＤＱ）测试方法自８０年代提出以来,已被工业界采用,作为高可靠芯片的测试手段。近年来,动态电流（ＩＤＤＴ）测试方法正在研究中。现在正面临一些亟待解决的问题,希望闫家的参与。文中对ＣＭＯＳ电路电流测试方法作一综述。     

Exponential synchronization of two totally different chaotic systems based on a unified model

This paper presents an exponential synchronization scheme between two chaotic systems with different structures and parameters. A unified model consisting of a linear dynamic system and a bounded static nonlinear operator is employed to describe these totally different chaotic systems. A novel state feedback control law is established to exponentially synchronize the two unified models with different parameters. Most chaotic systems with different structures and parameters, such as Hopfield neural networks, cellular neural networks, Chua’s circuits, unified chaotic systems, Qi systems, and chaotic recurrent multilayer perceptrons, can be transformed into this unified model with the synchronization controller designed in a unified way. Two numerical examples are exploited to illustrate the effectiveness of the proposed design schemes.     

An approach to predicting dynamic power dissipation of coupled interconnect network in dynamic CMOS logic circuits

In deep submicron (DSM) integrated circuits (IC), coupling capacitors between interconnects become dominant over grounded capacitors. As a result, the dynamic power dissipation of one node is no longer only in relation to the signal on that node, and it also depends on signals on its neighbor nodes through coupling capacitors. Thus, for their limitation in dealing with ca-pacitively coupled nets, past jobs on power estimation are facing rigorous challenges and need to be ameliorated. This paper proposes and proves a simple and fast approach to predicting dynamic power dissipation of coupled interconnect networks: a coupling capacitor in dynamic CMOS logic circuits is decoupled and mapped into an equivalent cell containing an XOR gate and a grounded capacitor, and the whole circuit after mapping, consuming the same power as the original one, could be easily managed by generally-used gate-level power estimation tools. This paper also investigates the correlation coefficient method (CCM). Given the signal p     

BP算法的改进及用模拟电路实现的神经网络分类器

基于用模拟电路实现神经网络分类器的目的，对多层静态前馈神经网络的ＢＰ算法做了改进，采用线性限幅函数代替Ｓｉｇｍｏｉｄ函数作为神经元的激活函数，给出了改进的ＢＰ算法。对该算法性能的实验研究表明：这种改进算法不但方便了用线性模拟集成运算放大电路实现神经网络，而且具有学习速度快，映射能力强等优点。根据本文算法设计的神经网络分类器，无论是计算机仿真，还是模拟电路实现，都得到了比较高的识别率。     

构建大规模的汉语事件知识库

该文提出了一种静态知识库和动态标注库相结合的汉语事件知识库构建方法。在统一的设计框架下,将相关事件知识拆分成五个相对独立的知识子库,并通过各子库之间的内在联系使之互相参照互为补充。经过有效拆分和信息联动,增强信息的丰富性和可靠性,同时细化工作的粒度,具有较好的可操作性。以此为基础,开发完成一个汉语“存在拥有类”事件知识库,其中静态知识库覆盖72个情境和1 548个词语义项,动态标注库包含598个事件目标动词的10万句标注结果,取得了较好的实验效果。     

A unified signal transition graph model for asynchronous control circuit synthesis

Characterization of the behavior of an asynchronous system depending on the delay of components and wires is a major task facing designers. Some of these delays are outside the designer's control, and in practice may have to be assumed unbounded. The existing literature offers a number of analysis and specification models, but lacks a unified framework to verify directly if the circuit specification admits a correct implementation under these hypotheses.Our aim is to fill exactly this gap, offering both low-level (analysis-oriented) and high-level (specification-oriented) models for asynchronous circuits and the environment where they operate, together with strong equivalence results between the properties at the two levels. One interesting side result is the precise characterization of classical static and dynamic hazards in terms of our model. Consequently the designer can check the specification and directly decide if the behavior of any implementation will depend, e.g., on the delays of the signals described by such specification.We also outline a design methodology based on our models, pointing out how they can be used to select appropriate high and low-level models depending on the desired characteristics of the system.     

一种新的高线性OTA及其应用

提出一种高线性的OTA,并且实现在连续时间滤波器中的应用。OTA电路采用交叉耦合单元和差分对的互补结构的输入级,弥补传统OTA线性度的不足,解释提高OTA线性度原理。成功的实现所设计的OTA应用于连续时间滤波器中。最后,采用HSPICE对电路进行仿真验证,并与传统的结构的OTA进行比较,结果表明该电路正确可行,线性度高。     

基于Muller_C单元和DICE单元的抗辐照D触发器设计

随着工艺尺寸的缩减,单粒子翻转(SEU)和单粒子瞬态(SET)成为了深亚微米集成电路中备受关注的可靠性问题。本文基于Muller_C单元的静态电路和动态电路,设计了两种时域采样锁存器,并与DICE锁存器相结合,设计出了相应的既抗SEU又抗SET的D触发器(Dflip-flops,简称DFF)。通过三维TCAD混合模拟产生的SET,对两种D触发器版图后提取寄生参数的电路网表进行故障注入模拟,Hspice模拟的结果证明:两种DFF在有效抑制SEU的同时,还可以有效地抑制SET。与文献[1]中提出的既抗SEU又抗SET的DFF相比,本文中设计的DFF面积较小,500MHz下动态功耗和静态功耗均有所降低,其中一个DFF的建立时间优于文献[1]中的DFF。     

多阈值神经元电路设计及在多值逻辑中的应用

分析了多阈值神经元工作原理,并提出设计多阈值神经元电路的方法．首先,用两个MOS晶体管组成电压型突触电路,然后又提出一种基于BiCMOS工艺的判别转换开关电路,这种电路以压控电流作为阈值信号,并实现电压到电流的转换．在此基础上,结合限幅电压开关理论提出多阈值神经元阈值判别函数电路的开关级设计方法．最后,从开关级设计了实现三值逻辑中文字、与、或三种基本运算的多阈值神经元电路,用这三种基本运算的多阈值神经元电路可实现任意三值函数的多阈值神经网络．文章还对设计出的电路用PSPICE进行模拟,测量相关参数．模拟结果表明,该文设计的电路不仅实现了正确的逻辑功能,而且速度较快。     

一种基于龙芯CPU的结构级功耗评估新方法

如何有效地利用处理器消耗的能量而得到尽可能高的性能成为了目前体系结构研究的热点,在研究中,结构级的功耗评估工具无疑具有重要的作用.在现有的结构级功耗模拟器中,往往只考虑了动态电路以及全定制实现方法下的功耗刻画,而忽略了以静态电路和标准单元设计为主的ASIC设计方法对处理器功耗带来的影响.由此,结合一款高性能、低功耗通用处理器--龙芯2号的具体实现,对其设计特点和功耗特性进行分析,实现了以龙芯2号处理器为基本研究对象的结构级功耗评估方法.该评估方法充分考虑了CMOS静态电路的结构级功耗刻画方法,因此更加适合目前以ASIC设计方法为主的高性能处理器结构的功耗评估.该结构级功耗评估方法与RTL级的功耗评估方法相比,具有速度快和灵活性好的优点.在2.4GHz的Intel Xeon上,该功耗评估方法的速度约为300K/s,是RTL级的评估方法的5000倍,而且误差很小.