快速实现数字仿生电路设计的自适应遗传算法

采用演化硬件技术快速实现数字仿生电路的设计是演化硬件一个重要的研究方向;对演化算法的改进是提高演化速率和减少计算机计算负荷的重要方法;借鉴演化策略和模拟退火算法的思想以及Levi提出的HereBoy算法,提出了具有自适应能力的增强型演化算法;通过实验发现,该算法在演化相同的数字逻辑电路中,明显地提高了演化的速度,缩短了演化时间,提高了进化设计的速度、规模和优化程度.     

基于FPGA的数字电路进化设计与实现

针对目前演化硬件研究中的关键问题:电路的数学表示方法、遗传算法和快速重构硬件平台,文章建立了一个用于描述数字电路的电路网络演化模型;设计了矩阵组编码算子,改进了精英保留策略;最后基于虚拟可重构技术在FPGA中建立了一个适于演化操作的硬件平台,实现了数字电路的内部进化;实验结果验证了该模型的可行性与有效性,采用的矩阵组编码算子在(8,8,8,4)演化区域内显著提高了电路演化的速度,为演化硬件的进一步发展了提供新的方法。     

用函数型可编程器件实现演化硬件

演化硬件通过演化的方法实现电路的功能，可看作是演化算法和可编程逻辑器件的有机结合，目前所面临的问题是化速度太慢，要解决此问题必须从算法和器件结构入手，本文提出函数型（树型结构函数）可编程器件作为演化硬件的结构提高了编码效率，加快了演化速度，实现了ＧＡＬ作为演化硬件结构不能实现的四位比较器。     

适用于演化硬件的遗传算法

为提高演化硬件在演化过程中的收敛速度,实现复杂的演化硬件,研究以Xilinx公司的Virtex-5 Pro系列开发板作为硬件平台的基于SOPC的自演化系统.分析简单遗传算法与量子遗传算法对种群的适应度以及收敛速度的影响;实验中通过全加器电路和2位乘法器电路实现了自演化系统的验证.结合实例,对2种算法分别进行仿真,仿真结果表明,相对于标准遗传算法而言,量子遗传算法效率更高、更适应于进化复杂的大规模电路.     

基于演化硬件的在线自适应系统

随着演化硬件的兴起,其在电子电路自动设计、客错以及自适应等方面的优越性,使它有望成为突破传统电子系统设计瓶颈的新技术.在已有研究的基础之上,进一步探讨利用演化硬件技术实现电子系统的自适应性,提出了一个基于演化硬件技术的自适应系统模型,并通过在Xilinx Virtex-Ⅱ Pro (XC2VP20)FPGA芯片上的实验,表明了演化硬件技术是解决电子系统自适应性问题的一种可行方案.     

保存基因的2-Opt一般反向差分演化算法

为了进一步提高差分演化算法的性能,提出一种采用保存基因的2-Opt一般反向差分演化算法,并把它应用于函数优化问题中.新算法具有以下特征:(1)采用保存被选择个体基因的方式组成参加演化的新个体.保存基因的方法可以很好的保持种群多样性;(2)采用一般反向学习(GOBL)机制进行初始化,提高了初始化效率;(3)采用2-Opt算法加速差分演化算法的收敛速度,提高搜索效率.通过测试函数的实验,并与其他差分演化算法进行比较.实验结果证实了新算法的高效性,通用性和稳健性.     

演化硬件技术中时序电路的遗传算法实现

本文在讨论了EHW的运行机制的基础上,提出了一种了适合“外进化”方式的可进化的闭环结构,即基于FPGA芯片和QUARTUSⅡ开发工具的EHW平台。详细讨论了如何利用遗传算法实现时序电路,目前演化硬件的研究主要还处于理论分析、演化算法优化、软件模拟的阶段,本文将演化硬件技术应用到时序数字电路的设计中,这对于演化硬件技术及时序数字电路设计来说都是成功的探索。     

基于演化算法的卷曲DCT图像压缩

卷曲离散余弦变换(WDCT)利用频率卷曲原理解决了离散余弦变换(DCT)模糊物体边缘的缺陷,但传统方法在选取WDCT频率卷曲参数时存在较大的难度.通过利用演化算法全局寻优的特点选取WDCT的频率卷曲参数,提出一种基于演化算法的WDCT图像压缩新算法(EAWDCT).该算法针对频率卷曲参数特征,采用启发式方法设计染色体编码方式及演化算子,以加快收敛速度,最终达到快速准确的找到最优频率卷曲参数.实验结果表明,利用新的EAWDCT算法生成的WDCT矩阵能有效提高峰值信噪比、信噪比并减少均方根误差.     

基于FPGA的故障修复演化技术研究

演化硬件的自修复特性能够有效解决电路系统的可修复性故障,但演化硬件存在电路演化速度慢、演化成功率不高的缺陷,如何在修复约束期限内完成电路演化成为关键难点。提出一种基于演化硬件的实时系统容错架构,通过建立故障树实时监测电路故障,利用故障补偿机制维持系统正常运行,并采用演化硬件技术修复电路故障,实现故障的在线实时修复。采用FPGA构建容错系统测试环境,通过随机故障注入对比验证不同演化算法的自修复能力,实验结果表明,在实时性约束下故障电路的修复率达到95%,有效提升了系统的稳定性和可靠性。     

演化硬件在模式识别中的应用综述

演化硬件以其速度快、灵活性强、实时适应等特点,在模式识别应用中易于建立学习时间短、识别速度快、精确分类的高效识别系统。在论述基于演化硬件模式识别技术的体系结构基础上,总结了不同的演化模型和各自的特性,并对各模型适合的应用领域进行了对比分析。介绍了国内外演化硬件模式识别技术研究的主要方向和发展现状,讨论了演化硬件在模式识别应用中的未来发展趋势和亟需解决的问题。     

一种基于GEP的演化硬件复杂电路优化算法

演化硬件是近年来新兴的研究热点,它是演化算法和可编程逻辑器件相结合而形成的硬件设计新方法。在演化硬件中门电路的优化设计是一个重要的研究领域。提出一种新的基于基因表达式程序设计（GEP）的算法来进行复杂优化电路的设计,通过仿真实验表明,该算法不仅收敛速度快,而且还能利用该算法优化大规模的门电路,克服了传统优化方法的求解速度慢甚至不收敛等缺点。该算法较传统的电路优化方法更简单、更高效。     

基于类神经网络模型的电路演化实现方法

为解决目前数字型演化硬件研究中存在的电路编码困难问题,提出一个可用矩阵形式描述组合电路的类神经网络门级电路模型,讨论在此模型上进行电路编码的具体方法.根据编码矩阵特点,对标准遗传算法进行改进,设计遗传操作算子、适应度评估方法等.通过无刷直流电动机电子换相电路的成功演化实例,验证了采用矩阵编码和改进遗传算法实现数字电路演...     

Generalized disjunction decomposition for evolvable hardware.

Evolvable hardware (EHW) refers to self-reconfiguration hardware design, where the configuration is under the control of an evolutionary algorithm (EA). One of the main difficulties in using EHW to solve real-world problems is scalability, which limits the size of the circuit that may be evolved. This paper outlines a new type of decomposition strategy for EHW, the "generalized disjunction decomposition" (GDD), which allows the evolution of large circuits. The proposed method has been extensively tested, not only with multipliers and parity bit problems traditionally used in the EHW community, but also with logic circuits taken from the Microelectronics Center of North Carolina (MCNC) benchmark library and randomly generated circuits. In order to achieve statistically relevant results, each analyzed logic circuit has been evolved 100 times, and the average of these results is presented and compared with other EHW techniques. This approach is necessary because of the probabilistic nature of EA; the same logic circuit may not be solved in the same way if tested several times. The proposed method has been examined in an extrinsic EHW system using the (1 + lambda) evolution strategy. The results obtained demonstrate that GDD significantly improves the evolution of logic circuits in terms of the number of generations, reduces computational time as it is able to reduce the required time for a single iteration of the EA, and enables the evolution of larger circuits never before evolved. In addition to the proposed method, a short overview of EHW systems together with the most recent applications in electrical circuit design is provided.     

演化硬件技术在嵌入式计算机系统中的应用

演化硬件是一个新兴的研究领域,在嵌入式系统中有很多应用,实验证明:应用演化硬件技术中的遗传算法能很好解决嵌入式系统中的软硬件划分问题,而且还可以进行自适应、自修复,开拓了硬件设计自动化的新途径。     

硬件演化原理及实现方法研究

文章对基于Virtex系列FPGA的硬件外部演化技术进行了研究，对演化算法的流程进行了分析，介绍了演化硬件的概念、原理、JBits API软件以及Virtex器件结构。基于JBits软件，采用外部演化的方式对电路进行演化，并通过仿真实例证明了这种方法的有效性。     

基于基因表达式的演化硬件进化和优化算法

电路进化设计是可进化硬件研究的重要内容．针对电路进化设计做了如下工作：(1)融合了数据挖掘、基因表达式编程与传统电路进化技术,提出两阶段电路进化方法．该方法包括基于表达式树遗传编程进化算法的电路进化阶段和基于挖掘频繁数字电路算法的电路优化阶段。(2)给出了详尽的实验．实验表明6次多项式函数发现的平均进化代数为442代、乘法器电路的平均进化代数为2292代．比笛卡尔遗传编程和NEHF(Novel Evolvable Hardware Framework)快6倍以上．用MFDC对乘法器电路进化结果进行挖掘后,得到了比传统电路更有效的乘法器电路。     

逻辑电路的进化设计与在线评估

简要介绍电路进化设计的基本原理，提出并讨论基于最小项表达式的染体编码方案和以RAM查找表为核心的函数级FPGA原型，以及相应的内部进货实现方法，理论分析和进化实验结果表明，文另的编码方案与FPGA结构相结合可显示地减少运算量；基于相应的实验平台进行适应度在线评估，可显著提高进化速度、规模和成功率。     

三维前处理有限差分网格剖分的并行化技术

针对前处理中网格剖分模块计算量大、处理速度慢等问题,对网格剖分串行算法进行并行化处理,利用多线程并行机制加以实现。同时对该并行算法进行测试。实验结果表明,该算法相对于串行算法在处理速度上具有绝对优势,且其加速度和并行效率均会随网格精度的提高以及基本实体个数的增多而提高。     

中央空调系统并联水泵节能优化群智能控制算法

本文针对现有中央空调系统中并联水泵优化算法在群智能控制方面适应性不足问 题,提出了一种基于群智能平台的并联水泵优化算法。首先建立了并联水泵工作特性模型及 适应度函数,其次提出了一种分布式的估计算法,每个水泵通过与相邻水泵交互信息完成对 并联水泵运行的优化,最后分别以大小相同冷冻水循环泵系统和大小不同冷冻水循环泵系统 进行仿真验证并同时与集中式估计算法做对比。结果表明,该分布式算法可在满足末端流量 需求的情况下,对大小相同并联水泵进行台数配置和转速比优化;在末端流量变化时,不同 大小水泵可通过转速比等比例调节,实现对转速比的优化。