基于ADF4351低噪声频率合成器设计与实现

现代通信系统对频率源频谱纯度、频率范围和相位噪声指标要求日益提高,本设计根据锁相环的基本原理,基于ADI公司频率合成芯片ADF4351,通过单片机ADu C7023程序控制,设计与实现一种高性能可调频率源,并且测试输出频率在935MHz,相位噪声-84.76d Bc@1k Hz,-91.30d Bc@10k Hz,杂散信号较低,测试结果表明该频率合成器输出信号稳定,噪声系数较低。     

混合式频率合成技术对多普勒频移补偿的研究

在航天测控领域中,测控系统的动态捕获、跟踪性能和测量精度是非常重要的因素.为检测雷达的动态捕获、跟踪性能和测量精度,在多普勒频率模拟器中,采用混合式频率合成技术(DDS+PLL).对直接数字频率合成技术和锁相环技术进行了分析,提出了设计方案.该技术可以实现高精度、快速率的频移补偿,且不会影响原有信号的相位特性,使用该方法解决了小频率间隔与低相位噪声输出之间的矛盾.并且具有频率分辨率高,输出相位噪声低的优点,同时具有较好的杂散抑制性能.     

宽带低噪遥感卫星模拟信号频综源技术研究

介绍了直接频率合成(DDS)的结构和原理;将DDS与杂散抑制技术应用于遥感卫星模拟信号源.在分析DDS谐波杂散信号影响的基础上,通过外部滤波网络和"余弦修正"等技术有效抑制了谐波杂散和噪声;实现了一种基于DDS+FPGA内置式可编程宽带低噪的频综源;实验表明该频综源具有频带宽(1 MHz～400 MHz)、频率分辨率高、切换速度快、相位噪声低等优点,满足通用型遥感卫星数据模拟源系统设计的需求.     

DDS杂散分析及抑制方法研究

频率源是现代雷达电子系统的重要组成部分,是整个雷达的心脏。直接数字频率合成器（DDS）具有频率转换快、频率分辨率高、输出频率相对带宽较宽、产生波形灵活、相位连续及体积小等优点,缺点是工作频率有限,杂散较高。分析在理想条件下DDS输出信号的频谱,在此基础上,分析并仿真影响DDS杂散噪声的原因,提出几种有效地抑制DDS杂散的办法,对改进DDS电路的杂散有很大的促进作用。     

低相噪低杂散C波段频率合成器的设计

直接数字频率合成（DDS）＋锁相环（PLL）是目前频率合成技术的常用组合方式之一。首先就DDS＋PLL的几种常用合成方式的特点进行了简单介绍,然后着重利用DDS内环分频式合成方式,实现了一种低杂散低相噪的频率合成器的设计。设计中首先在理论分析的基础上选出了合理的设计方案,然后对各项指标进行了可行性分析,尤其对输出相位噪声和组合杂散进行了详尽的阐述。最终用试验结果证明了该方案的可行性。     

DDS杂散抑制技术及应用

分析了直接数字频率合成技术（DDS）电路中2类主要的杂散来源——量化误差和相位截断。首先从DDS内部原理入手,介绍并仿真了相位抖动法对DDS输出杂散的抑制效果;然后从DDS外部电路入手,结合锁相环技术（PLL）,介绍了DDS＋PLL优化法。经过工程实践,获得了低杂散、小步进的理想输出信号。     

基于ADF4360-7的混频器本振源电路设计

在无线通信领域,本振信号对于通信系统的稳定性具有至关重要的作用。采用锁相式频率合成技术,基于锁相环芯片ADF4360-7设计了一种本振源电路。电路产生934MHz、输出功率为-5dBm的本振信号,且与44MHz、输出功率为10dBm的中频调制信号通过混频器进行上变频,从而产生频率为978 MHz、输出功率为8dBm的频率源。通过ADI sim PLL Ver3.4等软件仿真及实验结果表明,生成的频率稳定,其各项指标均满足技术要求,输出相位噪声低,同时具有较好的杂散抑制度。     

锁相环环路特性新型分析和优化方法研究

在分析Ⅱ型整数分频锁相环稳定性、锁定时间、相位噪声和参考杂散等特性的基础上,推导了锁相环的最优稳定条件,提出了一种基于环路非线性特性的新型锁定时间模型并推导得出对应的锁定时间公式,分析了锁相环中的相位噪声和杂散与环路特性之间关系。为验证理论分析结果,利用MATLAB软件完成了锁相环建模仿真,设计了基于ICS663和ICS674的Ⅱ型整数分频锁相环电路并完成了相关测试工作。仿真及测试结果均与理论分析相吻合,表明了锁相环锁定时间与初始频率差成正比而与其环路截止频率ωC的平方成反比,杂散噪声贡献与锁相环参考频率ωREF和ωC之比的平方成反比,在压控振荡器噪声贡献占主导的情况下输出相位噪声性能只由ωC决定而与其他环路参数无关。     

X波段小步进频率合成器的设计及实现

介绍一种小步进、低相位噪声的频率合成方法。采用直接数字合成(DDS)产生小步进信号,利用5 MHz整数步进锁相环与混频电路组合方式改善了合成器的杂散和相位噪声。     

DDS杂散抑制技术研究与仿真

研究频率合成技术问题.直接数字频率合成(DDS)技术由于固有的输出杂散多且难于预测,限制了DDS技术发展和应用.依据DDS基本原理.针对DDS输出信号频谱质量的相位舍位杂散问题,为了提高分辨率和信号频率稳定性,利用离散傅氏变换法和傅氏变换法,推导出理想DDS输出频谱特性和相位截断杂散分布特性,找出相位截断对DDS频谱分布的影响规律,抑制杂散输出.采用抖动注入法和延时叠加法,在Matlab上进行DDS杂散抑制建模和仿真结果表明效果较好,得到了频谱纯,杂散低,失真小,稳定度好的波形,并证明了两种方法抑制杂散的有效性和可行性.     

快速跳频电台频率合成器的研究

跳频通信具有很强的抗干扰能力,是未来战场通信的主要通信手段。跳频速率的快慢很大程度上决定了跳频电台抗干扰能力。实现快速跳频通信的关键之一是要求频率转换时间极短的频率合成器,常规的频率合成技术已难以满足要求。论文介绍一种数字式直接频率合成器加锁相环(DDS PLL)的频率合成器,具有换频时间短、覆盖波段宽、分辨率高等优点,可以满足战场通信用的快速跳频电台的要求。     

基于ADF4108的频率合成器设计

本文分析锁相环（PLL）频率合成器的基本原理,并简单地介绍了ADI公司的集成锁相环芯片ADF4108的结构和性能。然后基于ADF4108芯片设计出一种频率合成器的方案,在该方案中,包含了环路滤波器的设计。通过ADIsimPLL3．1软件仿真,结果显示其相位噪声到达-99．27dBc@10kHz,并且系统工作稳定。     

小型雷达环境模拟器双波段快速跳频模块设计

设计了一种雷达环境模拟器高性价比双波段宽带快速跳频模块。采用DDS+倍频链技术,实现了输出射频信号在C、X波段的频率跳变。其频带较宽,跳频时间小于5μs,输出杂散抑制优于-50dBc,相位噪声优于-70 dBc/Hz@10 kHz,频率分辨率小于10 Hz,输出功率可控。该系统体积小、成本低,易于生产实现,可广泛应用于部队雷达的抗干扰训练和检测。     

毫米波低相噪捷变频高分辨率雷达频率源设计

设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案,实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计.利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号,优化DDS和变频方案的频率配置关系.利用FPGA电路进行高速控制,较好地解决了毫米...     

基于ADF4106的串行数字锁相频率合成的设计

介绍了锁相环路的工作原理,分析了低功耗宽带集成锁相环芯片ADF4106的工作特性,并介绍了一种利用单片机控制该芯片的低相位噪声频率合成器的设计方法,讨论了环路滤波器的设计,为高频频率合成器的设计提供了很好的思路.     

用于高精度图像传感器的锁相环

为了提高图像传感器的探测精度,给像素中的传输管提供高精度时钟信号,设计了一款可编程式电荷泵锁相环(Phase-Locked Loop,PLL)模块。该模块使用分频器以输出可调控频率的时钟,增加了复用性;在电荷泵中加入单位增益放大器以消除毛刺,增大了锁相环精度;同时给出了针对整个模块的相位噪声分析。仿真结果表明,当输出200 MHz时钟时,信号的时钟抖动为28 ps,电路工作在1.5 V电压下的功耗<2 mW。该模块已用于一款高精度图像传感器中,在0.11μm CMOS工艺下进行了流片,测试结果表明其可以实现50 MHz到200 MHz的高精度时钟输出,满足了芯片对于时钟的需求。     

用于无线卫星通信网络系统的抑噪分频频率综合器设计

为改善传统综合器在噪声影响下分频效果差的问题,设计了用于无线卫星通信网络系统的抑噪分频频率综合器。根据抑噪分频频率综合器总体架构,设计压控振荡器,并选用MAOC-114850芯片作为压控振荡器核心芯片,依据LC压控振荡器原理电路,将压控可变电抗元件插入输入频率原件中,控制输入控制电压和振动频率,通过改变电容器的充电速率,使产生的电流源在电压控制之内。选用MB506 直插/DIP8 超高频预分频器芯片作为预分频器的核心芯片,经过多次4分频操作定制数字电路。根据环路滤波器的片上集成设计要求,采用三阶无源环路滤波器,改善电阻与电容间的相位裕度,抑噪制声。增加控制模块,限定压控振荡器的最小振荡频率范围,根据晶振参考频率确定跳频间隔,并将结果保存到分频频率综合器中,由此完成抑噪分频频率综合器设计。实验结果表明,该综合器最高分频效率可达到98%,为无线卫星通信网络系统稳定运行提供保障     

FPGA的宽带步进频率信号源设计

介绍了基于FPGA和锁相频率合成器芯片ADF4350的宽带步进频率信号源的设计与实现方法。通过分析两种不同的实现方法,确定了以DDS输出的扫描频率控制锁相环鉴相参考频率的方法。该方法能有效结合二者优势,缩短频率的稳定时间,降低输出杂散。通过FPGA的控制、配置,产生了最佳性能的LS波段宽带步进频率信号,具有功耗低、集成度高、输出频率杂散抑制良好等特点。     

低功耗宽调谐范围锁相环设计

针对传统锁相环输出频率范围有限、功耗大的缺陷,通过对压控振荡器震荡机理进行理论分析,设计了一款用于时钟发生器的低功耗、宽调谐范围、低相位噪声锁相环。该锁相环采用了新型可编程、低调谐增益、低功耗的环形振荡器,达到了宽频率输出范围、低相位噪声、低功耗的目的,采用SMIC公司0.18um混合信号工艺,用Cadenced的Hspice仿真工具进行仿真,在1.8V电源电压供电情况下获得了50MHz~1.7GHz的频率锁定范围和1.8mW~2.3mW的较低功耗。单边带相位噪声在10KHz频偏处为-104dBc/Hz.。     

采用DDS PLL技术实现的L波段频率合成器

直接数字合成(DDS)是近年发展起来的一种新型合成技术,有频率分辨率高,转换时间短,相位噪声低等特点,与锁相合成技术(PLL)配合,可以设计出频带宽、分辨率高的频率合成器。本文介绍了一种DDS PLL的混合结构,实现了一个用于卫星数据采集系统中频发射单元载频源的频率合成器。