轻型PPP协议在μC/OS-II操作系统中的实现

针对实时操作系统μC/OS-II没有自己的网络协议栈,提出了基于ARM7TDMI处理器的μC/OS-II操作系统上轻型PPP协议的设计与实现,对μC/OS-II与处理器相关的代码部分进行了修改与编译,实现了μC/OS-II在ARM开发板上移植,为PPP协议的设计与实现提供了系统软件开发平台。通过编写了PPP协议main主模块、LCP模块、PAP模块、NCP模块和PPP等模块代码,在μC/OS-II操作系统中实现了轻型PPP协议。通过测试,验证了ARM开发板的PPP协议的网络通信功能。     

轻型PPP协议在μC/OS-Ⅱ操作系统中的实现

针对实时操作系统μC/OS-Ⅱ没有自己的网络协议栈,提出了基于ARM7TDMI处理器的μC/OS-Ⅱ操作系统上轻型PPP协议的设计与实现.对μC/OS-Ⅱ与处理器相关的代码部分进行了修改与编译,实现了μC/OS-Ⅱ在ARM开发板上移植,为PPP协议的设计与实现提供了系统软件开发平台.通过编写了PPP协议main主模块、LCP模块、PAP模块、NCP模块和PPP等模块代码.在μC/OS-Ⅱ操作系统中实现了轻型PPP协议.通过测试,验证了ARM开发板的PPP协议的网络通信功能.     

异构处理器多操作系统协同技术研究

随着嵌入式设备应用场景日趋复杂的变化,异构多核架构逐渐成为嵌入式处理器的主流架构.目前,多核处理器主要采用的单操作系统模式在实际应用中存在诸多局限性.为了充分发挥异构处理器的多核特性,针对异构处理器不同核部署相应的操作系统并实现多操作系统协同处理技术至关重要.本文对异构多核处理器（ARM+DSP）操作系统进行了研究,在异构多核平台上成功移植了嵌入式Linux和国产DSP实时操作系统ReWorks;为实现ReWorks与Linux操作系统协同处理,本文对核间通信的关键技术进行分析研究,并以TI公司的AM5718为例,设计了一系列多核异构通信组件.经测试,本文设计的异构通信组件实现了在ARM上对DSP核进行ReWorks操作系统和应用程序的动态加载、Linux与ReWorks核间消息收发、以及Linux与ReWorks的协同计算等功能.     

一种异构多核处理器嵌入式实时操作系统构架设计

由于异构多核处理器和多处理器系统及同构多核处理器的构架存在很大差别,应用于多处理器系统的分布式结构以及应用于同构多核系统的主从式结构操作系统不能解决异构多核处理器的实时调度和效率问题。对异构多核处理器的特点及发展趋势进行了研究,提出了一种适用异构多核处理器的多主模式实时操作系统构架。这种构架将通信总线中的多主模式引入多核操作系统构架中,采用对称式结构及组件模式设计操作系统模型,使多核处理器中每个内核都可以作为主核实现对资源、任务的实时管理,提高系统性能,同时可以解决主从式操作系统存在的由于处理器核增多而带来的主内核不能满足系统性能要求的瓶颈问题。通过这种单一构架模型可以进行灵活配置,以适应不同结构及功能要求的处理器内核,降低操作系统开发难度。     

MIPS内存管理单元的设计与实现

设计MIPS32 4kc处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射。在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB的查询速度。MMU与总线接口模块的时序采用简化的AMBA协议,与处理器进行联合调试并运行Linux操作系统,同时在功能上通过FPGA验证。该模块经过DC综合后,面积约为32K等效逻辑门。     

实时操作系统:鲜为人知的大角色

<正>每部智能手机其实都运行着两个操作系统,在我们熟悉的Android和iOS之下,还有另外一个管理通信功能的底层操作系统,它储存在固件中,运行在基带处理器上,称为实时操作系统。运行在美国高通公司的高通基带处理器上的实时操作系统叫做AMSS(Advanced Mobile Subscriber Software,先进的移动用户软件),采用的     

异构多处理器SoC 的应用算法性能优化方法

在嵌入式多媒体处理领域中,多处理器片上系统(multi-processor system-on-chip,简称MPSoC)的应用越来越广泛.多媒体处理MPSoC通常采用"主处理器核+多个异构协处理器核"的主流体系结构.该结构兼顾了MPSoC系统的通用性与灵活性、性能与功耗,但也向MPSoC的性能优化方法提出了更高的要求.针对异构MPSoC上的多媒体应用算法,提出了一种MPSoC多媒体处理性能优化方法.该方法经过应用特征分析、循环仿射划分、应用向MPSoC各处理器核的映射,实现了优化的数据局部性与多级并行性,从而提高了异构MPSoC上多媒体应用算法的性能.实验结果表明,该方法对于多媒体应用算法在异构MPSoC上的处理性能优化方面取得了明显效果.     

Nucleus PLUS SMP的任务管理机制研究与测试

Nucleus PLUS SMP是一种支持对称多核处理器架构的嵌入式实时操作系统内核.深入研究了其任务管理机制,分析了其对称多核任务管理的主要技术,研究并提出了多核操作系统任务管理功能的测试思路,搭建了系统测试环境,设计了包括任务状态机、调度算法、负载均衡、亲和性、BCD调度域及核间通信等在内的一套完整的测试用例,实现了对操作系统任务管理功能的有效测试.     

基于μC／OS—III的多功能控制器

轨道运输车项目的电控部分要实现人机界面、遥控、避障、电机控制、车辆控制多个子模块功能。多功能控制器在μC／OS-III操作系统上实现人机界面、遥控、车辆控制三种功能,简化了系统设计。通过硬件设计、操作系统移植、驱动编写、软件结构设计、软件编码和调试等过程实现了一种多功能控制器。     

基于μC/OS-Ⅲ的多功能控制器

轨道运输车项目的电控部分要实现人机界面、遥控、避障、电机控制、车辆控制多个子模块功能。多功能控制器在μC/OS-Ⅲ操作系统上实现人机界面、遥控、车辆控制三种功能,简化了系统设计。通过硬件设计、操作系统移植、驱动编写、软件结构设计、软件编码和调试等过程实现了一种多功能控制器。     

一种扩展的片上实时调试系统设计

提出了一种为不支持调试模式的CPU扩展调试功能的系统设计方法。该方法在保持原CPU结构性和完整性的情况下，在片上增加了CPU监视／运行分析模块、调试摔制模块、时钟／复化管理和JTAG兼容的调试访问接口，用较少的硬件开销实现了指令／数据断点、单步、运行／停止、CPU复位、查看CPU核心寄存器、读取／修改外部存储器以及在线编程等功能，且调试命令的设置和执行完全独立干CPU，保证了CPU运行的实时性。     

Linux平台RTOS通用仿真环境的设计与实现

实时操作系统和嵌入式系统软件的开发调试往往受到特定的硬件平台的限制,缺乏相应的硬件资源将无法有效的研究这些软件。文章首先分析和研究了多种流行开源实时操作系统的平台相关性,然后阐述了在Linux系统上实现RTOS通用仿真环境LinuxVAL(LinuxVirtualAbstractLayer)的设计思想和设计原理,最后成功将uC/OS-II和FreeRTOS移植到了Linux-VAL仿真环境并给出了分析结果。实践表明,LinuxVAL是开发研究RTOS的理想手段。     

ARM程序执行周期估计的基于模拟的非线性方法

为了快速而准确地估计ARM处理器上的程序执行时间,研究了基于模拟的非线性程序执行时间估计器的结构.它由程序功能剖面生成模块和程序执行时间预测模块串联而成.程序功能剖面生成模块直接用精确指令模拟器Sim-profile实现;而基于程序执行中的动态指令数与执行时间在处理器上的非线性关系,对于程序执行时间预测模块的实现,首先设计了一种人工神经网络方案,再根据对人工神经网络局限性的判断,如局部最优问题、不适于解决小样本的回归、网络拓扑结构依赖先验知识等缺点,又提出了基于最小二乘支持向量机的方法.实验证明,这些非线性方法,特别是基于最小二乘支持向量机的方法,可以用较低的模拟代价获得较高的程序执行时间估计精度.     

多核处理器YHFT-QDSP的调试系统

YHFT-QDSP是一款多核处理器。为满足其并发调试和实时调试的需要,在原有单核调试系统的基础上设计实现了多核同步调试系统和片上实时追踪系统（片上Trace）。多核同步调试提供了命令广播和断点同步触发等并发程序协同调试的功能;片上Trace通过专用硬件记录程序执行路径和数据读写等信息实现非入侵实时调试。本文从原理、结构和
软硬件实现等方面介绍了该调试系统。     

某直升机工程飞行模拟器控制中心的研究与实现

该文在介绍了某直升机工程飞行模拟器控制中心的总体结构、功能和特点的基础上，针对各个分系统分别基于VxWorks、DOS、Linux等多种操作平台的模拟器系统仿真环境特点提出了一种采用混合网络协议模型的通讯模式。并深入讨论了控制中心开发过程中解决的几个关键问题，设计出控制中心的应用层网络协议，保证了控制中心命令信息正确传输和实时大流量仿真数据的接收、以及组件技术在实际工程中开发过程中的应用等问题。     

通用嵌入式32位RISC CPU设计概述

近年来,嵌入式微处理器在SoC设计中得到了广泛应用。嵌入式微处理器设计成为一个颇受欢迎的话题,其设计过程主要包括规格定义、指令集、体系架构、总线接口、顶层模块划分、子模块设计和验证、系统整合与调试、系统级验证、FPGA原型验证和软件开发环境等几方面。     

On the scalability of parallel genetic algorithms

This paper examines the scalability of several types of parallel genetic algorithms (GAs). The objective is to determine the optimal number of processors that can be used by each type to minimize the execution time. The first part of the paper considers algorithms with a single population. The investigation focuses on an implementation where the population is distributed to several processors, but the results are applicable to more common master-slave implementations, where the population is entirely stored in a master processor and multiple slaves are used to evaluate the fitness. The second part of the paper deals with parallel GAs with multiple populations. It first considers a bounding case where the connectivity, the migration rate, and the frequency of migrations are set to their maximal values. Then, arbitrary regular topologies with lower migration rates are considered and the frequency of migrations is set to its lowest value. The investigationis mainly theoretical, but experimental evidence with an additively-decomposable function is included to illustrate the accuracy of the theory. In all cases, the calculations show that the optimal number of processors that minimizes the execution time is directly proportional to the square root of the population size and the fitness evaluation time. Since these two factors usually increase as the domain becomes more difficult, the results of the paper suggest that parallel GAs can integrate large numbers of processors and significantly reduce the execution time of many practical applications.     

实时操作系统任务调度算法的硬件实现

对uC/OS-II的任务调度算法进行改进和硬化,在uC/OS-II内核基于优先级的抢占式调度算法的基础上扩展同优先级任务的调度算法,突破了原系统对任务数量的限制,去除了原系统对每个任务必须有不同优先级的要求,采用硬件逻辑实现RTOS中的任务调度,使其实时性和确定性显著提高。整个设计采用VHDL硬件描述语言,利用ISE 8.2软件进行系统调试分析完成功能仿真验证。仿真结果表明,任务管理的硬件实现保持了系统调用的正确性,同时降低了处理器开销,减少了系统调用的执行时间。     

面向指令Cache周期预取的代码排布方法

在含Cache的处理器中,代码排布和指令预取是减少取指延迟的常用技术.代码排布侧重研究代码执行的空间相对位置,指令预取则关注于代码执行的时间相对关系.片上Trace技术非入侵地获得程序的执行路径及时间信息,将代码执行的时空关系联系起来,因此为排布技术和预取技术的结合使用提供了基础.基于YHFT-DSP平台,利用程序运行的周期行为特性设置预取,利用VLIW结构处理器的空闲单元执行预取指令,提出以增加预取容限为目标的函数级代码排布方法.实验结果表明,该方法能有效预取并减少指令Cache失效.     

嵌入式处理器在片调试功能的设计与实现

以龙芯1号处理器为研究对象,探讨了嵌入式处理器中在片调试功能的设计实现方法.通过扩充IEEEP1149.1协议的JTAG测试访问端口（TAP）,并在处理器内部增加控制模块,实现了软件调试断点、调试中断、硬件断点以及单步执行等多种在片调试功能.调试主机只需要通过一根JTAG调试电缆就可以访问目标处理器内部寄存器等各种资源,并控制目标处理器的运行过程,实现了处理器的在片调试功能,大大地方便了软件开发与系统调试.