基于USB总线的PC机与FPGA通信系统设计

基于USB总线的PC机与FPGA通信系统,采用IFCLK输出内部时钟源的时钟信号,FLAGA-FLAGD用于报告不同FIFO状态.由FPGA判断引脚电平高低决定何时向FIFO读写数据.SLOE作为输出使能,控制FIFO数据端的输出控制.SLRD是FIFO读取数据控制端,在异步方式下,由FPGA输出高低电平控制数据的读取.     

基于FPGA+DSP架构异步FIFO视频图像数据采集实现

针对 FPGA 资源紧张和数据在不同时钟域间传递的亚稳态问题,设计一种基于 FPGA+DSP 架构的异步FIFO视频图像数据采集方法。在IIC配置模块和解交织模块的作用下,通过在2个时钟域的交界处设计3个低深度异步FIFO方式实现视频数据流的传输,由发送时钟域将数据写入,接收时钟域将数据读出,在数据传输的同时实现数据的缓存;通过分析 FPGA 芯片内资源利用情况并进行系统测试,结果表明：系统能够准确地再现输入的视频图像,实现视频图像数据的实时采集。     

基于FPGA+DSP架构异步FIFO视频图像数据采集实现

针对FPGA资源紧张和数据在不同时钟域间传递的亚稳态问题,设计一种基于FPGA+DSP架构的异步FIFO视频图像数据采集方法。在IIC配置模块和解交织模块的作用下,通过在2个时钟域的交界处设计3个低深度异步FIFO方式实现视频数据流的传输,由发送时钟域将数据写入,接收时钟域将数据读出,在数据传输的同时实现数据的缓存;通过分析FPGA片内资源利用情况并进行系统测试,结果表明：系统能够准确地再现输入的视频图像,实现视频图像数据的实时采集。     

基于FPGA的异步FIFO的设计方案及性能

分析了电子电路设计中异步FIFO设计的两个关键性难点:避免亚稳态现象的出现和空满状态的判断。为解决这两个问题,文中提出了四种方案:基于格雷码、基于移位码的、基于状态标志和基于区间地址的设计方案。设计方案均采用VHDL实现,并在FPGA的基础上进行仿真验证。结果显示这四种方案虽性能迥异,相差较大,但都有其独特的优势之处,能较好的完成异步FIFO的功能。     

基于异步时钟的多片门阵列并行采集模块

针对测控系统中单一FPGA的IO口不足,无法满足高采样率,上百路通道并行采集情况,提出了基于异步FIFO(先入先出队列)存储的多片FPGA大规模并行信号采集模块。该模块通过将多片FPGA采集数字信号的高低状态存储在内建FIFO里,然后将数据编帧存储在FLASH中,通过USB接口与上位机连接。仿真表明:该模块可采集400路数学信号,结构灵活、控制简单、可靠性较高,数据采集通道可根据需要进行扩展。     

高速大容量双冗余机载雷达数据记录仪设计

针对高速机载雷达数据传输速度快、数据量庞大的特点,设计了一种基于FPGA的高速大容量双冗余载雷达数据存储系统。系统以FPGA为逻辑控制中心,采用高速FIFO和Flash流水线操作实现了高速雷达数据无缝缓存和连续高速存储,并采用二维无效块检测列表刷新算法保证了双冗余数据的可靠性,减少了FPGA内部资源的占用。试验结果表明:系统工作稳定,记录数据完整准确,能够实现对传输速率为24Mi B/s高速并行雷达数据的双冗余存储。     

基于LVDS协议的可编程高速信号模拟源设计

设计了一种基于低压差分信号（LVDS）协议的可编程高速信号模拟源。该信号模拟源采用Xilinx公司的Spartan－3E系列现场可编程门阵列（FPGA）作为核心处理芯片,整个逻辑设计集成在一片FPGA内,包括数据生成、信号采集、缓存、并串转换以及LVDS协议数据传输与通用异步收发器控制字（UART）传输的全双工通信等功能。本设计电路结构简单、采集与发送数据速率高、传输接口通用性强且收发具有灵活的可编程性。     

基于USB与FPGA的多路总线通信接口的设计与实现

介绍了一种基于USB2.0控制器与FPGA的双向多路总线通信接口的设计与实现.通过利用FPGA对多个总线接口进行控制,并利用CY7C68013 USB2.0控制器的Slave FIFO从机方式实现多路FIFO的快速读写,完成了不同总线接口的双向数据通信.HDL设计仿真结果表明该方案具有集成度高、功能完善、转换速度快、应用灵活等优点,目前已经成功应用于国家重点科技项目子午工程探空火箭地面检测设备中.     

基于调频连续波雷达目标信号处理器研究

分析调频连续波方式雷达目标信号处理器的功能、内部结构、工作原理;以DSP和FPGA为核心芯片设计处理电路,构建流水线方式处理数据;FPGA控制低速外设同时内置FIFO数据缓冲;DSP控制FPGA的工作方式,处理采集数据,解算动目标参数;试验表明目标信号处理器的设计具有运行速度快、实时强、工作稳定、可工程化应用的优点,适用于地面动目标跟踪探测。     

一种多功能通用异步串行UART接口的设计与实现

设计了一种多功能通用异步串行UART接口模块,它包括CPU接口模块、用于存储接收信息的接收FIFO模块、用于存储发送信息的发送FIFO模块和接收发送模块等;该UART接口具有3种工作模式：普通模式、FIFO模式和FIFO帧模式;这些模式及其通信格式可以通过软件配置来设置和选择;收发采用FIFO作为缓存,大大减少了UART接口对CPU的中断次数。该UART具有的强大通用性让用户可以更加方便地使用。     

FIFO队列在数控系统中的应用

FIFO队列用于数控系统多CPU间的数据交换,采用串并行传输方式完成复杂的加工控制.FIFO队列使用方式按数控系统工作模式定义,参数模式下传递参数信息,自动加工方式下传递插补数据.接收方根据所传类型,将读出数据按自动行成帧处理以保证帧完整.主机切换工作方式,需待新方式字写入CP队列且得到从机应答.     

基于DSP的无人机导航系统数据通信

基于DSP的导航系统数据通信系统,硬件以F2812提高系统集成,软件采用基于FIFO的串口单工、双单工和半双工相结合,中断和查询相结合的通讯方式.其GPS采用接收到字符即产生中断的方法,FIFO只起到缓冲作用,并在系统接收中断中,判断是否收到帧头.系统软件设计含:F2812串口编程、GPS接收处理以及无线电、任务平台通讯处理.     

抗干扰多模接收机人机交互平台

为了提高卫星导航系统应用终端的接收机的安全性能,设计一种抗干扰多模接收机人机交互平台系统。该系统采用C#程序设计语言进行开发,利用面向对象的思想进行了系统需求分析,提出了软件平台设计的总体方案,将软件平台进行模块化构建,并从可视化模块、通信交互模块、接口选择模块、数据管理模块和命令管理模块5个方面着手设计。通过与硬件平台的连接测试证明:该平台性能优越,满足了功能目标中提出的多样化、综合性、直观性的要求。     

一种惯性/GPS伪距/伪距率组合导航算法

紧组合技术是当前惯性/卫星组合导航技术的发展趋势,而惯性/卫星伪距/伪距率组合导航算法是紧组合技术的基本算法。本文提出了一种惯性/卫星伪距/伪距率的组合导航算法的实现方法,并采用惯导和接收机的动态数据进行了离线仿真,仿真结果表明,本文提出的伪距/伪距率的组合导航算法直接采用接收机测量的伪距、伪距率信息作为观测量,能够准确估计惯导误差,消除了量测输入的相关性问题,尤其是在GPS卫星数为2时仍能保持较高的导航精度,为惯性/卫星紧组合技术的进一步研究奠定了基础。     

基于双DSP架构的微小型无人机飞行控制系统

为对无人机进行控制和管理,针对某型微小型无人机设计了一套自动飞行控制系统。系统硬件主要由飞行控制计算机、导航计算机、舵机和传感器等组成。系统采用双DSP的系统架构,将飞行控制与任务管理功能分开,选用2片TMS320系列的C2000系列C2809微计算机进行同步运算和控制,DSP芯片之间采用异步通讯方式进行数据传输。经过地面实物调试和飞行试验,该硬件结构能满足飞控系统需求,具有一定的工程应用价值。     

一种高可靠GNSS接收机位同步算法

位同步技术是GNSS接收机技术的重要组成部分,位同步错误会导致接收机伪距解算错误及无法正确解调电文。针对弹载GNSS接收机的高可靠性要求,提出了一种高可靠GNSS接收机位同步算法,对最大似然位同步算法进行了改进。在非相干积分过程中等间隔提取中间结果进行观测,综合多次观测结果和最终非相干积分结果进行位同步判断。数值仿真与分析表明,在弱信号情况下,在不增加估计时间的前提下,可以大幅度减小错误同步概率,对于提高弹载GNSS接收机可靠性有着重要意义。     

GPS软件接收机相关技术研究

随着卫星导航接收机的发展,软件定义的接收机因其设计的灵活性成为下一代导航接收机的发展趋势。研究了基于GPS软件接收机结构方案;采用基于FFT的并行码相位搜索算法处理卫星信号的捕获问题;分析基本锁相环的原理,并设计可用于软件接收机的码跟踪环和载波跟踪环;根据GPS完好性的要求,设计GPS自主监测算法。实验表明,所设计的软件接收机能较好地对卫星信号进行捕获,可准确跟踪含有多普勒频移的载波,并能正确解调出导航数据,同时可对接收机的完好性进行监测。     

SINS/GPS组合导航系统仿真研究

在SINS/GPS组合导航系统中,由于实际所限,无法进行物理试验,一般都采用仿真方法来进行设计和验证.因此在Matlab/Simulink仿真平台中,游移方位系的捷联惯导力学编排进行导航计算,以GPS接收机的伪距为观测量,建立组合导航系统的状态方程和观测方程,在地心地固系内进行Kalman滤波融合,并进行了奇异值可观性分析.系统仿真和可观性分析结果表明:设计的导航系统能够获得满意的精度和可观性.