基于FPGA的时间间隔测量设计与实现

本文主要介绍了一种基于FPGA的高精度时间-数字转换器(TDC)。该TDC在设计上采用了粗计数与细时间测量相结合的技术。粗计数通过高性能的二进制计数器实现,细时间测量利用FPGA的快速进位链实现时间内插。为了改善测量分辨,在设计中借助Wave-Union方法对超大码宽进行了分割。为检验TDC的性能,对其进行了多项测试,获得较好的测试结果。该TDC在大于200ms的动态范围内的时间分辨率小于50ps。微分非线性(DNL)的范围为-1~1.5LSB,积分非线性(INL)的范围为-1.5~1.5LSB。该TDC将应用于In-beam PET影像装置中的飞行时间测量。     

双环型游标时间—数字变换专用集成电路的设计

低增益雪崩探测器(low-gain avalanche detector, LGAD)是一种硅基半导体探测器，其同时具有高时间精度和高空间分辨能力。由于LGAD的通道密度高，需通过高颗粒度的专用集成电路(application specific integrated circuit, ASIC)完成其高时间精度的读出，该ASIC需包含放大、甄别和时间-数字变换(time-to-digital conversion, TDC)功能。针对LGAD的高精度时间测量需求，本文进行了TDC电路的原型设计与测试验证。该TDC采用游标型的时间量化原理，结合双环型结构与延时差锁定，实现粗细结合的时间测量方式，兼顾了量化步长、电路面积、测量范围和转换时间。测试结果表明，该TDC实现了低于20 ps的最小量化步长和好于10 ps的时间精度。     

基于FPGA与GPS的时间测量电路设计与实现

为宇宙射线缪子（μ子）测量实验设计了基于FPGA的高精度时间-数字转换器（TDC），结合TDC测量值与GPS提供的标准时间(UTC)精确记录了粒子事件的时间信息。TDC采用粗计数+细时间测量相结合的方式，用计数器实现动态范围大于1 s的粗时间测量；使用FPGA加法进位延时链构建时间内插完成了细时间测量，并借助Wave-Union与bin-by-bin方法提高时间分辨并改善非线性。实验室测试双边沿TDC的时间分辨为16.68 ps，时间测量精度（RMS）好于45 ps。测量结果表明，该TDC满足脉冲前沿时间甄别要求。     

基于FPGA的高精度时间测量电路的实现

介绍了一种基于FPGA技术的TDC(Time to Digital Convrtor)的实现,利用FPGA中加法器固有的进位链的延迟实现时间内插电路来完成TDC中的细计数部分.此TDC结构是一种基于最新的WUTDC(Wave Union TDC)技术,通过再次细分进位链中的超宽码来提高测量精度.经过板级测试和在线调试,证明该转换电路线性度良好,RMS精度好于40ps.     

一种基于FPGA的高精度单周期TDC设计

设计了一种基于FPGA的高精度TDC,通过延迟链插值和多沿采样等方法,达到与全定制专用集成电路相同的时间精度,实测结果好于9 ps.采用多路选择器阵列和加法器构造的编码器将转换死时间降低到1个时钟周期.设计还使用了自校准的机制,增加了可移植性,可广泛应用于粒子飞行时间探测、核医学影像等领域.     

惯性约束核聚变实验中子飞行时间谱仪的时间测量插件

大型的惯性约束核聚变(ICF)设施都采用中子飞行时间(nTOF)探测系统测量离子温度.大阵列中子探测器系统作为国际上使用的最主要探测手段,已成为ICF诊断平均密度半径积<ρR>的标准技术.用于"神光Ⅲ"原型及主机的灵敏中子探测器阵列的时间分辨期望达到1 ns,为此探测器后的电子学系统的时间分辨期望达到100 ps.采用ACAM公司的GP2作为时间测量插件的核心芯片,我们研制了基于VME总线的多通道TDC时间测量插件,其时间分辨小于61 ps.     

正电子发射断层成像系统中数字化多通道时间数字转换研究

利用现场可编程门阵列（FPGA）内部延迟链,对正电子发射断层成像（PET）系统中高精度时间数字转换（TDC）进行研究。采用粗时间和精细时间相结合的方式测量时间,粗时间利用时钟计数器实现,精细时间利用FPGA延迟链实现。测试时间测量的微分非线性和积分非线性,并在双探头PET实验平台上通过时间符合,对系统总体时间分辨进行测试。实验结果表明,TDC时间分辨达79.3ps,微分非线性为-0.2LSB/0.2LSB,积分非线性为-0.2LSB/0.3LSB,双探头PET实验系统总体时间分辨达2.1ns,可满足PET系统对时间测量的要求。     

基于DSP builder与FPGA的数字脉冲处理算法研究

研究了基于DSP builder与FPGA的数字脉冲处理算法,设计了一种基于数字脉冲处理技术的数字实时时间谱仪。谱仪数字恒比定时(dCFD)算法部分最终全部在FPGA中实现,简化了电路。并组建了一套测量22Na放射源的数字化正电子符合谱仪,对其进行测量得到该系统能量分辨达到3.90%,时间分辨达到157.6 ps,高于传统TDC测得的时间分辨率。     

基于FPGA的时间测量方法的初步研究

设计了一种基于FPGA的TDC(Time Digital Converter)电路．目的在于研究一种可以在北京谱仪Ⅲ的主漂移室时间信息获取中使用的方案。对使用FPGA进行时间测量的方法进行了讨论,并给出了初步测试结果。     

时间数字转换模块读出接口设计

为解决时间数字转换TDC模块数据传输中遇到的连续性和可靠性问题,以用户数据包协议(UDP)作为通信协议,采用Cyclone III FPGA为控制芯片,针对重离子治癌项目中对时间间隔测量的要求,设计了基于FPGA的数据传输接口。测试结果表明:该系统能稳定地与主机进行通信,可用于Inbeam PET影像装置中飞行时间的测量。     

高精度数据驱动型TDC在高能物理实验中应用的研究

目前国际国内高能物理方面时间数字转换的发展趋势是使用集成的、高精度、多次击中型TDC,数据驱动型TDC(Data Driven TDC)是其中的热点.研究高性能TDC的具体指标以及改进的方法对高能物理实验中的应用具有指导作用.我们对北京谱仪(BESⅢ)中考虑使用的一种新型高精度TDC进行了测量研究.本文介绍了我们为此建立的测量平台,和对该TDC进行非线性、分辨率、双脉冲分辨等测量的手段和结果,探讨了对其进行甚高精度(24.4 ps)修正的方法,给出了修正的效果.     

用单光电子法测试快光电倍增管的时间分辨特性

本文叙述用单光电子法测试快光电倍增管时间分辨的装置和结果。本装置的电子学系统时间分辨小于25ps/道,系统标定值为13.645ps/道。RCA8575的T_(FWHM)为37—56ps,GDB50的T_(FWHM)为35—70ps。     

高速数字式TDC

本文介绍的高速TDC用来快速决定粒子流发生对撞的初步位置。粒子对撞时将产生大量新出射粒子。通过测定这些新粒子出射束到达零级触发器的时间,即可确定对撞的顶点位置,进而为Ⅰ级触发器提供计算粒子横向能量所需知的方向角加权因子sinθ。该TDC由全数字式GaAs集成电路组成,其时间分辨达到226 ps。     

采用实时校正技术的时间数字化测量方法

在综述各种时间数字化变换(TDC)方法的基础上,重点介绍了采用数字延迟线的TDC及刻度原理。以及采用嵌入微控制器来实现实时刻度的方法。     

基于互连线插值的时间数字转换器结构设计

全数字锁相环(All-digital Phase Locked Loop,ADPLL)中时间数字转换器(Time-to-Digital Converter,TDC)用于测量数控振荡器(Digitally Controlled Oscillator,DCO)输出时钟和参考时钟之间分数相位差,其分辨率越高,环路的相位噪声特性越好。为了提升TDC的测量分辨率,提出了一种对工艺偏差不敏感的环形互连线插值的TDC结构。本文首先给出了基于互连线插值TDC的系统结构,然后提出了一种工艺偏差不敏感的互连线结构实现等延时方法,并给出了环形的版图布局方案,最后利用仿真对提出的等延时实现方法进行验证。实验结果表明:该方法即使是在0.18μm CMOS工艺下也能将TDC的分辨率提高至皮秒级。     

基于VME总线的高精度信号发生器的设计

北京谱仪(BESⅢ)的飞行时间读出电子学(TOF)对于时间信号的测量具有非常高的要求，需要对TOF时间测量电路进行严格的测试。本文介绍了用于该测试的高精度信号发生器的实现方案，该电路能够产生抖动(Jitter)小于23．623ps的脉冲信号和抖动小于12．265ps的40．000MHz时钟信号。同时，对设计中使用的关键性技术一高速高精度时钟电路和脉冲产生电路的设计进行了分析。     

皮秒级可编程时间间隔的实现

介绍了两个数字信号间的可编程时间间隔的设计方法。利用两个不同的电平去触发一个给定信号,可以产生两个不同的定时结果。通过控制可编程的触发电平,可以产生可编程的时间间隔。编程单位可以达到小于1ps。     

基于FPGA进位链TDC延时模型的建立与性能测试

引入飞行时间信息,可以提高正电子断层显像仪(Positron Ernission Tomography,PET)系统的性能.电子学时间数字转换(TDC,Time-to-Digital Convertor)设计是其中一项关键技术.论文针对进位链(Carty Chain)TDC设计,建立了TDC的延时模型,推导了进位链TD...     

一种高精度大范围时间测量电路的实现

在实验核物理中,经常要用到时间测量技术。时间测量有多种方式,其中用电子学方法实现时间的数字化(TDC)技术是一种常用的技术。根据对时间测量不同的需要,对其测量范围和测量的精度有不同的要求,介绍一种大测量范围高精度时间测量电路的实现,其实现的原理和设计方法,并给出了测量的结果。     

基于TDC的时间数字转换模块研制

介绍了用于MWDC前端电子学读出信号测量的时间数字读出模块的研制。该模块基于FPGA强大的逻辑控制功能与数据处理能力,采用高精度、小封装、低功耗、低成本的专用时间数字转换芯片实现设计。测试结果表明该模块时间分辨好于55 ps,积分非线性好于1 LSB,微分非线性好于0.01%,能够满足应用需求。