高性能70nm CMOS器件

首次在国内成功地制作了栅长为 70 nm的高性能 CMOS器件 .为了抑制 70 nm器件的短沟道效应同时提高它的驱动能力 ,采用了一些新的关键工艺技术 ,包括 3nm的氮化栅氧化介质 ,多晶硅双栅电极 ,采用重离子注入的超陡倒掺杂沟道剖面 ,锗预无定形注入加低能注入形成的超浅源漏延伸区 ,以及锗预无定形注入加特殊清洗处理制备薄的、低阻自对准硅化物等 . CMOS器件的最短的栅长 (即多晶硅栅条宽度 )只有 70 nm,其 NMOS的阈值电压、跨导和关态电流分别为 0 .2 8V、 490 m S/m和 0 .0 8n A/μm ;而 PMOS阈值电压、跨导和关态电流分别为- 0 .3V、 34 0 m S/m m和     

厄贝沙坦治疗非瓣膜病充血性心力衰竭临床评价

目的探讨厄贝沙坦治疗充血性心力衰竭的临床疗效及安全性.方法采用随机、单盲、自身对照及组间对照方法.观察组52例,服用厄贝沙坦,平均(75±15)mg/d,对照组37例.疗程均为6个月.观察二组治疗前后临床疗效:左室射血分数(LVEF)、左室舒张末期容积(LVEDV)、左室收缩末期容积(LVEDV),6min步行试验及心肌耗氧量.结果其相关参数差异均有高度显著性(P＜0.01).观察组再住院率及病死率明显减少(P＜0.025).二组治疗前后及组间比较肾功能、血糖、血脂、血钾的差异均无显著性(P＞0.05).结论厄贝沙坦治疗非瓣膜病充血性心力衰竭临床疗效显著且安全,值得临床推广使用.     

杂质分凝工艺调节NiSi/n-Si肖特基势垒高度特性研究

本文通过分析不同Post-Silicide杂质分凝工艺条件处理的NiSi/n-Si肖特基二极管(NiSi/n-Si SJDs)的I-V特性曲线,提取了NiSi/n-Si SJD的有效肖特基势垒高度(φB,eff)和理想因子(n),分析了NiSi膜方块电阻(RNiSi),研究了各种Post-Silicide杂质分凝工艺条件,如杂质注入剂量、分凝退火温度和分凝退火时间等,对φBn,eff和NiSi膜电阻特性的影响,还讨论了φBn,eff和NiSi膜方块电阻的变化规律。     

光学和电子束曝光系统之间的匹配与混合光刻技术

介绍如何实现光学和电子束曝光系统之间的匹配和混合光刻的技术,包括:(1)光学曝光系统与电子束曝光系统的匹配技术;(2)投影光刻和JBX-5000LS混合曝光技术;(3)接触式光刻机和JBX-5000LS混合曝光技术;(4)大小束流混合曝光技术或大小光阑混合曝光技术;(5)电子束与光学曝光系统混合光刻对准标记制作技术.该技术已成功地应用于纳米器件和集成电路的研制工作,实现了20nm线条曝光,研制成功了27n m CMOS器件;进行了50nm单电子器件的演试;并广泛地用于100nm化合物器件和其他微/纳米结构的制造.     

超深亚微米自对准平面双栅MOSFET假栅的制作

进入超深亚微米领域以后,传统CMOS器件遇到了器件物理、工艺技术等方面难以逾越的障碍.普遍认为,必须引入新结构和新材料来延长摩尔定律的寿命.其中,双栅CMOS被认为是新结构中的首选.在制作平面型双栅MOS器件中,采用自对准假栅结构,利用UHV外延得到有源区(S、D、G),是一种制作自对准双栅MOSFET的有效手段.文章详细研究了一种假栅制作技术.采用电子束曝光,结合胶的灰化技术,得到了线宽为50 nm的胶图形,并用RIE刻蚀五层介质的方法,得到了栅长仅为50 nm的自对准假栅结构.     

体硅CMOS FinFET结构与特性研究

建立在SOI衬底上的 FinFET结构被认为是最具全面优势的非常规MOS器件结构.本文通过合理的设计将FinFET结构迁移到普通体硅衬底上,利用平面凹槽器件的特性解决了非绝缘衬底对器件短沟道效应的影响,同时获得了一些标准集成电路工艺上的改进空间.运用标准CMOS工艺实际制作的体硅CMOS FinFET器件获得了较好的性能结果并成功地集成到CMOS反相器和环形振荡器中.结构分析与实验结果证明了体硅CMOS FinFET在未来电路中的应用前景.     

具有应变沟道及EOT 1.2nm高性能栅长22nm CMOS器件

深入研究了亚30nm CMOS关键工艺技术,特别是提出了一种新的低成本的提高空穴迁移率的技术--Ge预非晶化S/D延伸区诱生沟道应变技术,它使栅长90nm pMOS空穴有效迁移率在0.6MV/cm电场下提高32%.而且空穴有效迁移率的改善,随器件特征尺寸缩小而增强.利用零阶劳厄线衍射的大角度会聚束电子衍射分析表明,在沟道区相应的压应变为-3.6%.在集成技术优化的基础上,研制成功了高性能栅长22nm应变沟道CMOS器件及栅长27nm CMOS 32分频器电路(其中分别嵌入了57级/201级环形振荡器),EOT为1.2nm,具有Ni自对准硅化物.     

用于CMOS工艺的双功函数Ni全硅化物金属栅

研究了Ni全硅化物金属栅功函数调整技术.研究表明,通过在多晶硅硅化前向多晶硅栅内注入杂质能够有效地调整Ni全硅化物金属栅的栅功函数.通过注入p型或n型杂质,如BF2,As或P,能够将Ni全硅化物金属栅的功函数调高或调低,以分别满足pMOS管和nMOS管的要求.但是注入大剂量的As杂质会导致分层现象和EOT变大,因此As不适合用来调节Ni全硅化物金属栅的栅功函数.由于FUSI工艺会导致全硅化金属栅电容EOT减小,全硅化金属栅电容的栅极泄漏电流大于多晶硅栅电容.     

SAL601负性电子束抗蚀剂纳米级集成电路加工

讨论了采用SAL601负性化学放大电子束抗蚀剂进行电子束曝光应用于纳米级集成电路加工的实验方法与工艺条件.经过大量实验总结,通过变剂量模型对电子束曝光中电子散射参数进行提取,应用于邻近效应校正软件,针对集成电路曝光图形进行邻近效应校正.校正后的曝光图形经过曝光实验确定显影时间及曝光剂量,最终得到重复性良好的,栅条线宽为70nm的集成电路曝光图形.     

MOSFET迁移率增强技术

随着MOSFET特征尺寸的缩小,载流子的迁移率降低已成为器件性能衰退的主要因素之一,迁移率增强技术因此获得了广泛的研究和应用。衬底诱生应力、工艺诱生应力和采用不同的衬底晶向等三类方法都可以显著提高载流子的迁移率。文章综述了常见的几种迁移率增强技术。