一种具有省电模式的CMOS反激式PWM控制器

基于SinoMOS 1μm 40V CMOS工艺设计了一种具有省电模式的CMOS反激式PWM控制器,其FWM振荡器具有变频模式和间歇模式,使得整个PWM控制器系统能随负载的变轻而线性降低开关频率,并在空载状态下进入间歇模式.仿真和测试结果显示具有省电模式PWM控制器的正常工作FWM频率为65～66kHz,无负载时的PWM频率为21.7kH,z,启动电流为17～18μA,正常工作电流为3.5～4.0mA,有效芯片面积为2.06mm×1.55mm,能直接实现低功耗的电源系统.     

多指条nMOSFET抗ESD设计技术

利用多指条nMOSFET进行抗ESD设计是提高当前CMOS集成电路抗ESD能力的一个重要手段，本文针对国内某集成电路生产线，利用TLP(Transmission Line Pulse)测试系统，测试分析了其nMOSFET单管在ESD作用下的失效机理，计算了单位面积下单管的抗ESD(Electro Static Discharge)能力，得到了为达到一定抗ESD能力而设计的多指条nMOSFET的面积参数，并给出了要达到4000V抗ESD能力时保护管的最小面积，最后通过ESDS试验进行了分析和验证。     

一种10-ppm/℃低压CMOS带隙电压基准源设计

在对传统CMOS带隙电压基准源电路分析和总结的基础上，综合一级温度补偿、电流反馈和电阻二次分压技术，提出了一种10-ppm/℃低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放，简化了电路的设计，放大器的输出用于产生自身的电流源偏置，提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35μm CMOS工艺实现，采用Hspice进行仿真，仿真结果证明了基准源具有低温度系数和高电源抑制比。     

用于片上网络的延时无关异步动态优先级仲裁器

针对通用片上网络异步路由器服务质量问题,提出了一种延时无关的异步动态优先级仲裁器.通过比较请求数据包的优先级,可以实现在一个仲裁周期内按优先级由高到低输出.若优先级相同,则顺序输出.解决了传统静态优先级仲裁器的优先级数据输入方式固定问题,提高了仲裁器和路由器的可扩展性.该仲裁器在0.18μm标准CMOS工艺下实现.Spice仿真结果显示,其平均响应时间为0.92ns,平均每个请求信号的动态功耗为0.75mW,可用于通用片上网络异步路由器的仲裁.     

利用右腿驱动技术的心电信号模拟前端设计

在非屏蔽室条件下,心电信号检测是在强共模干扰下的微弱信号检测过程,为提高心电信号的检测效果,常采用右腿驱动电路来抑制电路的工模干扰.设计了一种高性能的心电信号检测放大器,将可编程增益放大电路及右腿驱动电路结合应用于模拟前端部分.可编程增益放大器采用AB类缓冲器结构,用于将心电信号检测信号放大,其可编程放大倍数为1,2,3,4,6,8,12,其共模抑制比可达129dB,有效消除了共模干扰.     

一种基于0.13m CMOS工艺的10位SAR A/D转换器

基于SMIC0.13μm CMOS1P6M Logic工艺,采用一种新型R-C组合式D/A转换结构、伪差分比较结构以及低功耗电平转换结构设计了一种用于多电源SoC的10位8通道逐次逼近型A/D转换器。在3.3V模拟电源电压和1.2V数字电源电压下,测得DNL和INL分别为0.31LSB和0.63LSB。当采样频率为1MS/s,输入信号频率为490kHz时,测得的SFDR为67.33dB,ENOB为9.48bits,功耗为3.25mW。该A/D转换器版图面积为318μm×270μm,能直接应用于嵌入式多电源SoC。     

电荷再分配SAR ADC低能耗电容阵列Matlab模型

为了减小SAR ADC的功耗和面积,结合SAR ADC无源元件的匹配理论,采用理论分析推导及Matlab建模验证的方式,针对多种电荷再分配型SAR ADC,对其中电容阵列的能量损耗进行比较和讨论.在分析传统电荷再分配结构以及近期文献提出的两种低能耗结构(电容拆分结构和两步式结构)的基础上,提出一种结合双端采样和单位电容缩放的新型转换结构,与其他几种结构相比较,该新型结构在能耗和面积上都得到了显著优化,并且工艺实现也非常方便,适合低功耗片上系统的应用.     

一种6位超高速CMOS FLASH A/D转换器

介绍了一种超高速六位快闪式CMOS A/D转换器的设计.该转换器采用0.18?m CMOS工艺.本转换器的特点是采用了一种被称之为基于反相器的阅值电压的比较器(TIQ)阵列来替代传统Flash结构中的电阻分压网络部分.仿真结果显示,在1.6GSPS的速度和1.8V的工作电压下,其功耗仅为39.20mW.     

短沟道SOI MOSFET栅结构研究与进展

系统比较了几种不同栅结构短沟道SOI MOSFET的性能,包括短沟道效应、电流驱动能力、器件尺寸等特性,获得了栅的数目与短沟道SOI器件的性能成正比的结论.介绍了两种新的短沟道SOI器件栅结构:Π栅和Ω栅,指出了短沟道SOI MOSFET栅结构的发展方向.     

一种基于准浮栅技术的新型低压全差分运算放大器

讨论分析了准浮栅晶体管的工作原理、电气特性及其等效电路。基于准浮栅 PMOS 晶体管,设计实现了全差分运算放大器。在 1.3V 的单电源电压下,运算放大器的最大开环增益为 63.7dB,相位裕度为 63°,单位增益带宽为26.1MHz。利用本文设计的准浮栅全差分运放,设计实现了增益可调的放大器。