200Ms/s 177mW 8位折叠内插结构的CMOS模数转换器

介绍了一个采用折叠内插结构的CMOS模数转换器,适合于嵌入式应用.该电路与标准的数字工艺完全兼容,经过改进的无需电阻就能实现的折叠模块有助于减小芯片面积.在输入级,失调平均技术降低了输入电容,而分布式采样保持电路的运用则提高了信号与噪声的失真比.该200MHz采样频率8位折叠内插结构的CMOS模数转换器在3.3V电源电压下,总功耗为177mW,用0.18μm3.3V标准数字工艺实现     

一种20mW12位5MHz信号带宽连续时间∑-Δ调制器

在SMIC0．18μmCMOS工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗∑-△调制器。该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗。其中,积分器补偿可减小运放有限单位增益带宽的影响。换句话说,在同等速度下也可以减小功耗。另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作。在采样时钟为200MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构。Hspice仿真验证表明,调制器达到5MHz的信号带宽和75dB的动态范围;在1．8V电源电压下,其总功耗为20mW。     

一种20 mW 12位5 MHz信号带宽连续时间Σ-Δ调制器

在SMIC 0.18 μm CMOS 工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗Σ-Δ调制器.该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗.其中,积分器补偿可减小运放有限单位增益带宽的影响.换句话说,在同等速度下也可以减小功耗.另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作.在采样时钟为200 MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构.Hspice仿真验证表明,调制器达到5 MHz的信号带宽和75 dB的动态范围;在1.8 V电源电压下,其总功耗为20 mW.     

MB-OFDM系统中频偏的估计与补偿

分析了超宽带MB-OFDM系统中载波频率偏差和采样时钟频率偏差对系统性能的影响。提出了一种频域载波频偏和采样频偏的联合估计与补偿算法。该算法利用四个连续的训练符号对这两种频率偏差进行综合估计与补偿。系统仿真证明,即使同时存在较大的载波频率偏差和采样时钟频率偏差时,提出的联合估计与补偿算法仍然能够提供较好的系统误码性能。     

1.8V电源电压81dB动态范围的低过采样率ΣΔ调制器

采用222级联全差分结构和低电压、高线性度的电路设计实现了高动态范围、低过采样率的ΣΔ调制器.在1.8V工作电压,4MHz采样频率以及80kHz输入信号的条件下,该调制器能够达到81dB的动态范围,功耗仅为5mW.结果表明此结构及电路设计可以用于在低电压工作环境的高精度模数转换中.     

一个低功耗低电压的二级运放压摆率增强电路

本文提出了一个新颖的二级运放压摆率增强电路。该电路采用AB类输入级,提高了电流效率。相对于运放,它完全开环工作,因此不会影响运放的稳定性。当运放处于压摆阶段时,电路检测运放输入差分电压,产生外部的动态电流并注入运放,从而使加快负载电容的充/放电过程。电路仿真结果显示：对于大的输入阶跃信号,该电路可以减少50%的建立时间;将电路运用于采样保持电路时,该电路提高了无杂散动态范围44.6dB,降低了总谐波失真43.9dB。本文提出的电路非常适用于低电压（1.2V或更低）工作,并且只消耗200μA的静态电流。