2-1-1级联连续时间型ΣΔ调制器系统设计

高阶连续时间型ΣΔ调制器提供了一种有效的获得高分辨率、低功耗模数转换器的方法.提出了一种新型的2-1-1级联的连续时间型ΣΔ调制器结构.采用冲激不变法将离散时间型ΣΔ调制器变换为连续时间型ΣΔ调制器,利用Simulink对该调制器进行系统级建模和仿真,峰值信噪比达到105dB.分析了电路的非理想因素对调制器行为的影响,以获得90dB信噪比为目标确定了电路子模块指标.仿真结果表明,该结构能有效降低系统功耗,并验证了电路的可行性.     

数字集成电路设计成本模型初探

本文首先阐述了集成电路成本核算的必要性,接着分析了数字集成电路成本的构成,着重论述了影响数字集成电路成本的各种因素,进行了量化建模,最后给出了系数的选取原则。     

无回溯并行多路径搜索测试向量生成算法

无回溯并行多路径搜索算法（NBMP）在生成测试向量过程中生成基于原始输入端奇异立方和与原始输出端关联的传输立方,并利用生成的奇异立方和传输立方生成测试向量。算法在实现过程采用无须回溯和多路径探索策略。通过分析和实验结果证明算法时间复杂度近似为线性。算法对ISCAS85基准电路中规模最大的8个电路进行实验,将实验结果与传统算法进行比较,结果表明NBMP算法故障覆盖率优于传统算法。     

一种用于FPGA的新型混合布线算法

布尔可满足性是计算机科学中最基础的问题之一,已经出现了包括著名的基于查找的SAT算法在内的各种算法.对于传统的一次布通一条线网的方法,基于布尔可满足性的算法有着独特的优点,例如:同步线网嵌入及可布通性确定.然而基于SAT的布线法在可扩展性方面有很大缺陷.而另一方面,几何查找布线算法即使具有广泛的拆线重布线的能力,但当北一个问题具有严格的布线约束条件时,它在布线方案收敛方面存在很大困难.文章提出了将一种布尔可满足性算法与VPR430相结合的新型、有效的混合布线算法.试验结果表明与相应的纯几何布线算法相比,这种算法在运行时间上有了极大的改善(减少了29%),并且对布线整体方案无不良影响.     

0.18μm混合信号RFCMOS工艺中新型低触发电压双向SCR静电防护器件的设计

提出了一类新型片上SCR静电放电防护器件,此类器件用于保护芯片双向抗击静电应力.比较和分析了四种双向SCR器件的触发电压.其中采用嵌入pMOS管或nMOS管的双向SCR器件结构具有可调触发电压,低漏电流（~pA）和开启速度快的骤回I-V特性,并且没有闩锁问题.该器件的抗ESD能力可达~94V/μm.此类新型ESD防护器件具有面积小、寄生效应小的特点.     

基于0.5μm CMOS工艺的高压器件

近年来,驱动类、音响类、接口类电路产品系列是CMOS集成电路发展的一个重要方向,这些电路中特有的高低压兼容结构是其重要的特点.相应地高低压兼容CMOS工艺技术应用也越来越广泛.本文研究了与常规CMOS工艺兼容的高压器件的结构与特性,在结构设计和工艺上做了大量的分析和实验,利用n-well和n管场注作漂移区,在没有增加任何工艺步骤的情况下,成功地将高压nMOS,pMOS器件嵌入在商用3.3/5V 0.5μm n-well CMOS工艺中.测试结果表明,高压大电流的nMOS管BVdssn达到23～25V,P管击穿BVdssp>19V.     

EEPROM单元阈值窗口退化及校正技术

本文首先定性分析陷阱电荷对EEPROM阈值电压窗口,然后给出了一种定量模型。还讨论了采用误差校正技术带来的EEPROM耐久性的提高。     

SoC和FPGA技术未来的发展趋势

文章论述当前深亚微米工艺条件下SoC、FPGA技术发展现状。通过分析各自不同的技术特点,指出在未来几年随着PSoC和CSoC的出现,SoC设计的灵活性大大增加,使得SoC和FPGA 在设计方法和技术上会出现融合及借鉴的态势。SoC和FPGA之间设计思路的趋近,将大大促进集成电路的发展。     

亚微米CMOS电路中VDD-VSS ESD保护结构的设计

文章根据一个实际电路中ESD保护结构的设计,引出了一种亚微米CMOS IC中基于RC延迟而设计的VDD-VSS之间直接电压钳位结构,并结合例子中此结构前后的修改优化对该结构进行了详细的仿真分析。进一步比较了两种VDD-VSS电压钳位结构的优劣。最后阐述了亚微米CMOS电路的设计中,全芯片ESD结构的有效设计。     

高阶紧致差分与ADI结合的器件模拟方法

采用AD I与高阶紧致差分相结合的方法计算大型非对称稀疏矩阵,并实现了该算法在半导体器件模拟中的应用。数值计算表明,这种方法可以降低方程的迭代次数约35%,并明显减少方程的求解时间。