基于非线性扰动分析的振荡器相位噪声研究

介绍了Jayanta Mukherjee的振荡器相位噪声理论,该理论基于非线性扰动分析,利用数值解析与电路参数相结合的方式对相位噪声进行研究,分析了不同种类噪声源的影响。设计了理想振荡器和交叉耦合差分压控振荡器进行电路验证分析。把数值解析得到的相位噪声与实际电路仿真结果进行比较,验证了非线性扰动分析在相位噪声研究中的有效性,进一步揭示了相位噪声的物理含义。     

一种新型声表面波振荡器系统的设计研究

针对振荡器中声表面波器件存在的体声波干扰、电极反射及旁瓣过大问题,提出了一种新型声表面波振荡器系统的设计方案。该方案将多条耦合器用于分离体声波,分裂电极用于减弱电极反射问题,并采用了输入、输出换能器双加权的措施来降低旁瓣信号。通过对一个中心频率为50.8MHz声表面波振荡器的实现和测试,得到该新型声表面波振荡器系统的振荡频率为50.613 MHz,与系统的设计值误差仅为3.6‰,并且具有良好的周期性和稳定性。     

基于 VCTCXO 的高稳定度时钟设计

高稳定度时钟广泛应用于广播电视播出发射系统中。基于GPS授时功能,将GPS秒脉冲信号（1 PPS）分频处理,可大大减少随机误差,时钟用分频后的1 PPS微调,可得到高稳定度时钟。利用低成本的VCTCXO和STM32F051单片机等器件设计了一个高稳定度时钟模块,介绍了设计思路及设计过程,包括电路框图、程序流程等,经测试,频率均方误差小于2×10-9。时钟模块成本低、体积小、使用灵活,具有较高的应用价值。     

Colpitts型低噪声声表面横波振荡器

描述了工作频率达1.435GHz的低损耗声表面横波谐振器,其损耗为3dB,有载品质因素达1 573。用此表面横波谐振器作为频控元件,采用Colpitts型振荡电路,制作出千兆赫兹频率的低噪声声表面横波振荡器,其在偏离载波1kHz、10kHz、1MHz处的相位噪声分别达-105dBc/Hz、-137dBc/Hz、-168dBc/Hz。     

神经网络曲线拟合在温补晶振上的应用

石英晶振作为重要的频率源器件,其频率稳定度至关重要。但温度对石英晶振的影响很大。传统的微处理器温度补偿晶振中在拟合曲线时算法简单,导致软件引起的误差较大。利用了神经网络算法在曲线拟合上的应用,拟合出补偿电压与温度之间的函数关系,微处理器根据温度传感器采集的温度控制AD芯片产生补偿电压,从而使压控振荡电路输出稳定的频率的目的。实验结果表明:温度在-10⁸0℃时,频率稳定度达到±0.35 ppm,比未补偿时提高了近20倍,比其他曲线拟合方法得出的效果要好。     

高功率准分子激光MOPA系统中的三路激光准直技术研究

光束自动准直是大型激光装置中的重要组成部分。以准分子(XeCl)激光主振荡功率放大(MOPA)系统中一个典型的像传递单元为例,着重介绍了准直基准的建立、3路激光自动准直的原理、电荷耦合元件(CCD)图像采集与分析处理。通过实验验证,该准直单元准直效率高,准直精度能够满足MPOA系统的光束准直要求。     

基于改进Duffing理论的轴承微弱故障信号判断

分析了传统Duffing振子混沌系统的基本理论对检测微弱信号的不足,给出了基于改进之后的Duffing振子检测微弱信号的新方法。改进后的方法能够弥补传统方法对系统固有频率的限制,检测具有较大固有频率的微弱信号。本文主要利用传统方法和改进方法分别对轴承外圈故障信号进行验证性分析,发现改进方法能更好的找出微弱故障信号。通过对仿真信号分析和轴承故障诊断实验,结果验证了本文方法的有效性。     

A millimeter wave linear superposition oscillator in 0.18 μm CMOS technology

This paper presents a millimeter wave （mm-wave） oscillator that generates signal at 36.56 GHz. The ram-wave oscillator is realized in a UMC 0.18 μm CMOS process. The linear superposition （LS） technique breaks through the limit of cut-off frequency （JET）, and realizes a much higher oscillation than Jr. Measurement results show that the LS oscillator produces a calibrated 37.17 dBm output power when biased at 1.8 V; the output power of fundamental signal is -10.85 dBm after calibration. The measured phase noise at 1 MHz frequency offset is -112.54 dBc/Hz at the frequency of 9.14 GHz. This circuit can be properly applied to mm-wave communication systems with advantages of low cost and high integration density.     

A power scalable PLL frequency synthesizer for high-speed △-∑ ADC

A 35-130 MHz/300-360 MHz phase-locked loop frequency synthesizer for △-∑ analog-to-digital con- verter （ADC） in 65 nm CMOS is presented. The frequency synthesizer can work in low phase-noise mode （300-360 MHz） or in low-power mode （35-130 MHz） to satisfy the ADC＇s requirements. To switch between these two modes, a high frequency GHz LC VCO followed by a divided-by-four frequency divider and a low frequency ring VCO followed by a divided-by-two frequency divider are integrated on-chip. The measured results show that the fre- quency synthesizer achieves a phase-noise of-132 dBc/Hz at 1 MHz offset and an integrated RMS jitter of 1.12 ps with 1.74 mW power consumption from a 1.2 V power supply in low phase-noise mode. In low-power mode, the frequency synthesizer achieves a phase-noise of-112 dBc/Hz at 1 MHz offset and an integrated RMS jitter of 7.23 ps with 0.92 mW power consumption from a 1.2 V power supply.     

一种改进的差分环型振荡器相位噪声模型

在Razavi模型和Weigandt模型的基础上,提出了一种改进的差分环型振荡器相位噪声模型.新模型考虑了环振非线性对相位噪声的影响,从新的角度讨论了相位噪声的三种发生机制和影响,讨论了闪烁噪声的优化方法,得到了新的相位噪声模型,并依此着重分析了对管尺寸和环振级数对相位噪声的影响.最后,分析了低噪声设计的一些原则.采用CSM0.35μm工艺进行了流片验证,模型与测试结果能够很好地吻合