Suppression of overtone oscillation and low‐current operation using novel‐design scheme for quartz crystal oscillators

A novel design is proposed for a low‐frequency quartz crystal oscillator circuit. Negative resistance in a low‐frequency CMOS‐inverter quartz oscillator was reviewed for the fundamental mode at 32 kHz and the overtone oscillation at 200 kHz. Suppression of the overtone oscillation, appropriate gain, and drive current reduction are realized by adding only three circuit components. Experimental results and an estimate of the absolute value of the negative resistance are presented for the conventional Colpitts circuit and two types of the quartz crystal oscillator circuit. © 2011 Institute of Electrical Engineers of Japan. Published by John Wiley & Sons, Inc.     

并行数字下变频中的NCO实现研究

受数字信号处理器件处理速度的制约,宽带数字中频处理带宽、滤波器性能等重要指标难以提高。硬件实现时FPGA(field programmable gate array)无法提供与采样率相匹配的数据处理速度直接对原始采样数据下变频,将多相结构应用到传统的数字下变频运算中。推导了应用于数字下变频多相结构的多路NCO(numerically controlled oscillator)数字本振信号数学表达式,并讨论了在FPGA中实现多路NCO时相关参数的选取原则。MATLAB仿真结果及硬件平台验证了采用多路NCO本振信号实现数字下变频的正确性。     

VCO电路测试新型BST电容器的可变电容特性

基于新型BST电容器的变容机理,采用集成芯片MC12148设计VCO(压控震荡器)测试电路,通过测量不同控制电压对应的频率,计算出材料的电容与介电常数,研究了新型BST的压控特性,推导出该BST材料的电压与电容关系式。结果显示:新型BST材料加正反偏压电容都发生变化;最大耐压值为40 V;其电容调谐率与压控灵敏度都很小,分别为10.691%和5.717 kHz/V;材料应用在频率合成器的微调上,可提高合成频率的灵敏度与精度。     

均匀周期极化化学计量比钽酸锂晶片的制备

采用添加助熔剂(K2O)的方法,成功制备了近化学计量比钽酸锂晶体,并基于1mol%MgO掺杂的化学计量比钽酸锂晶体周期性畴反转制备光参量振荡器(OPO)。通过在晶片表面形成占空比为60%的聚酰亚胺周期结构并利用液体电极施加极化电压,运用三步电压极化技术,制备出Z向切割1mm厚的均匀周期极化化学计量比钽酸锂晶片,晶片的畴反转占空比接近50%。     

与工艺、电源电压和温度无关的低功耗振荡环设计

分析了传统片外时钟和片内时钟各自的特点和应用背景,在Chartered 0.35μm CMOS工艺下实现了一个低功耗PVT(工艺、电源电压、温度无关)振荡环,对片内时钟的稳定性和功耗进行改进。该振荡环无需精准的电压源,采用了误差补偿技术,通过偏置电压和延时单元的相互补偿,使得振荡频率对于工艺、温度和电源电压均有较大的容差能力。并且由于针对延时单元补偿的方式,令周期大小易于调整。蒙特卡罗仿真显示,工艺误差引起的偏差要比补偿前的偏差减小了60%。流片测试结果表明,在工作温度变化范围0~100°C时,振荡环输出的频率偏差为±3.22%;在电源电压变化范围为2.8~3.8 V时,振荡环输出的频率偏差为±3.36%;在电源电压3.3 V的情况下,整个芯片消耗的电流为950μA。     

Ku波段模拟转发器的设计

模拟转发器作为卫星通信地球站设备联试、调机、测试、检修的专用设备,具有变频及信号转发功能,主要用于模拟射频信号的空间损耗,配合其他设备在不经过卫星转发的情况下模拟信号的传输过程。介绍了一种Ku波段模拟转发器的设计方法,针对技术难点对其主要模块进行了分析,包括本振源、腔体滤波器、监控单元及电调衰减器,最后给出测试结果,证明了设计的可行性。     

RF LDMOS功率器件研制

基于ISE TCAD模拟软件对RF LDMOS器件的工艺流程和器件结构进行了优化设计,采用带栅极金属总线的版图结构降低栅电阻,同时简化了LDMOS器件的封装设计.通过实际流片和测试分析,重点讨论了漂移区注入剂量和漂移区长度对LDMOS器件的转移特性、击穿特性、截止频率及最大振荡频率的影响.测试结果表明该器件的阈值电压为1.8 V,击穿电压可达70 V,截止频率和最大振荡频率分别为9 GHz和12.6 GHz,并可提供0.7 W/mm的输出功率密度.     

晶振器件电路部分的失效分析研究

介绍了晶振器件的电路结构,并通过具体的案例,对晶振器件电路部分的失效现象以及分析流程进行了研究,以确定真正的失效机理。     

一种适用于便携式多模式全球卫星导航系统接收机的低功耗宽带频率合成器设计

本文提出了一种适用于便携式多模式全球卫星导航系统（GNSS）接收机的低功耗宽带频率合成器,并分析了GNSS接收机频率合成器的设计要点。该频率合成器通过采用具有调谐曲线补偿功能的单一VCO实现了较宽的频率范围,同时具有较低的功耗和好的相位噪声性能。该频率合成器在CMOS 0.18um 1P6M工艺上流片验证成功。测试表明,带内相位噪声小于-95dBc@200KHz,频率调谐范围为1.47-1.83GHz,而整个电路面积仅为0.55mm2,整个频率合成器功耗小于11.2mw。     

一种0.8V低功耗低相位噪声锁相环的设计

本文提出了一种低电压应用的低功耗、低相位噪声锁相环（PLL）。其中压控振荡器（VCO）的工作电压为0.5V,其他模块的工作电压为0.8V。为了适应极低电压下的应用,文中振荡器采用了纯NMOS差分拓扑结构,鉴频鉴相器（PFD）采用改进的预充电结构,而电荷泵（CP）采用新型负反馈结构。预分频电路采用扩展的单相时钟逻辑电路构成,它可以工作在较高的频率下,节省了芯片面积和功耗。此外还采用了去除尾电流源等设计方法来降低相位噪声。采用SMIC 0.13μm RF CMOS工艺,在0.8V电源电压下,测得在整个锁定范围内,最差相位噪声为-112.4dBc/Hz@1MHz,其输出频率范围为3.166~3.383GHz。改进的PFD和新型CP功耗仅为0.39mW,占据的芯片面积仅100μm×100μm。芯片总面积为0.63mm2,在0.8V电源电压下功耗仅为6.54mW 。