基于System Verilog DPI的ARM SoC虚拟调试验证平台的设计

提出和实现了一种基于System Verilog直接编程接口(DPI)的SoC调试系统验证平台.该平台利用DPI将GDB调试器和目标芯片的验证Testbench集成在一起,实现了ARM7 SoC调试系统的RTL级调试验证.验证平台能够在FPGA原型验证之前发现和定位调试系统的错误点.缩短验证周期和提高验证效率.     

一种混合信号测试系统的设计及实现

针对一款混合信号的视频编解码芯片的参数测试要求,依据电路内部的测试结构,设计了一个基于纯数字自动测试设备（ATE）的混合信号电路测试系统。该测试系统通过增加MCU、ADC、DAC、FIFO、运放、可控开关等外围电路实现对芯片参数的测试。详细阐述了测试系统的总体方案、硬件设计和软件设计。通过软件和硬件的协同工作,该测试系统能够对含有AD、DA模块的混合信号电路相关参数进行测试,实现电路整体性能的评估。该测试系统原理清晰,结构简单,扩展灵活、方便。     

一种数模混合SoC的系统级后仿真验证平台

针对传统大规模数模混合SoC后仿真验证过慢的问题,提出了一种数模混合SoC系统级后仿真验证平台。该平台充分利用主流EDA工具,在传统Verilog-cdl后仿真验证平台的基础上,将原本网表中耗时长的模块用Verilog模型替换,使用Verilog-cdl-Verilog仿真方法,明显加快了仿真速度。从验证环境搭建、系统脚本设计、仿真接口设计三个方面详述了仿真平台的设计流程,并通过指令集功能的仿真实现,证明了平台的可行性和可靠性。该验证平台有助于缩短大规模数模混合SoC的开发周期。     

一种复杂SoC可测性的设计与实现

随着SoC的复杂度和规模的不断增长,SoC的测试变得越来越困难和重要.针对某复杂32-bit RISC SoC,提出了一 种系统级DFT设计策略和方案.在该方案中,运用了多种不同测试设计方法,包括内部扫描插入、存储器内建自测试、边界扫描和功能测试矢量复用.结果显示,该策略能取得较高的测试覆盖率和较低的测试代价.     

基于无线传感网的多功能低功耗数据采集平台设计

针对有线数据传输方式成本高、布线不易等缺陷,采用以MC1322X为核心,设计实现了一套基于ZigBee技术的数据无线传输系统。系统由采集节点、路由节点、协调器节点和上位机监控软件组成。介绍了系统原理结构,详细阐述了系统的硬件设计、系统的软件流程图。测试结果表明,采集节点具备低功耗特性,系统能够进行实时可靠通信。     

一种无线传感网网关的设计

文章设计了一种无线传感网络网关。该网关具有多网接入能力,可提供以太网、CDMA、WiFi和ZigBee四种不同的网络接入方式,同时实现网络之间的互联互通。网关的硬件平台分两个部分——核心板和底板——分别进行设计。核心板是一个最小嵌入式系统,包括处理器和存储器,其中处理器采用三星公司的S3C6410,最高速度可达667MHz,底板集成多种设备接口,便于与不同的外设和通讯模块连接。网关应用软件采用C语言在Linux系统下实现。     

基于EPON系统的电力ONU模块设计

针对当前电力通信方式在稳定性与安全性方面的不足,设计了基于以太网无源光网络(EPON)系统的电力光网络单元(ONU)模块.采用电力ONU设备模块化的方法简化了电力通信的网络结构,采用电力ONU模块精简组合设计降低了成本.阐述了电力ONU模块的硬件设计实现方法,对主控芯片、光收发模块、数据存储模块以及外围电路进行了分析;软件部分给出了操作系统移植与应用程序设计流程.测试结果表明,电力ONU模块满足电力通信的要求.     

用于高速串行收发器的低功耗静噪检测器

提出了一种基于0.13 μm CMOS工艺实现的低功耗静噪检测器,可应用于通用串行总线(USB)等高速串行数据链路。该静噪检测器包括电平转换器、比较器和输出检测器。电平转换器中,引入了基准电流源和电流镜,电源电压较传统电路降低20％以上。仿真结果表明,在1.35~1.65 V电源电压、0℃~70℃温度范围内,在480 Mbit/s输入数据速率下,静噪检测阈值电压的最大值、最小值分别为140 mV、106 mV。电路面积为0.036 mm²,功耗仅为3.7 mW@1.5 V。     

一种智能仪表通用输入端的设计

设计了一种适用于智能仪表的通用输入端,详细讨论了传感器的线性化和仪表校准的实现方法.该设计可广泛应用于智能仪表的模拟输入端的电路.