X波段介质谐振器振荡器和缓冲放大器的研究

微波振荡器代表所有基本微波通信系统的能源来源。研究设计8．95GHz的低噪声砷化镓场效应管并联反馈介质谐振器振荡器,为了放大输出功率和提高负载牵引,在介质谐振器振荡器后一级加缓冲放大器,最终的输出功率是＋13．33dBm。测试证明输出信号的相位噪声偏离中心频率100kHz可达-116．49dBc／Hz,偏离中心频率10kHz可达-91．74dBc／Hz。     

直传式加热型振荡器的设计与应用

在对现有的医用无加热功能的振荡器进行研究后,创新设计了一种直传式加热型振荡器。阐述了恒温振荡装置的工作原理,设计了装置的机械结构和控制电路,主要是将加热部件直接连接在容器固定盘上,通过加热、调温电路设置来实现加热、控温、控时等功能;解决了现有加热型振荡器价格昂贵、机构复杂、传热性差的问题,节约了制造成本,并能保证良好的使用效果,已获实用新型专利,产品已经填补国内市场的空白。     

S模式ADS-B系统性能分析

S模式ADS-B系统概念结合了自动相关监视和S模式信标雷达,是一种监视和数据链的综合系统,包括机载设备和地面设备,它是在S模式二次监视雷达的基础上发展起来的一种新型的空管监视系统,正逐步得到国际上的广泛应用。介绍了S模式ADS-B的原理及应用范围,并对其性能进行了详细的对比分析。     

基于分数频率合成器的多标准I/Q载波产生系统

本文基于sigma-delta分数频率合成器设计了多标准I/Q正交载波产生系统。通过合理的频率规划,此系统能够应用于多标准无线通讯系统。设计采用了0.13um的标准CMOS射频工艺。测试结果显示3个正交VCO的频率覆盖范围为3.1GHz至6.1GHz(65.2%),然后通过串联的除二分频器,可以使系统的频率连续覆盖0.75GHz至6GHz。整个芯片的面积是2.1mm1.8mm。在1.2V的电源电压下系统功耗为21.7mA(除去输出缓冲级)。利用频率预置技术,锁相环的锁定时间小于4us。并且在系统中加入了非易失性存储器(NVM),能够存储系统的一些数字配置信息包括锁相环的预置信息,利用NVM的非易失存储特性,使得整个系统能够避免重复的校正。     

一种8.75-11.2 GHz适用于802.11a/b/g零中频收发机系统低噪声分数频率综合器

介绍了一种适用于802.11a/b/g零中频接收机的超宽带分数频率综合器。文章详细推导了分数频率综合器相位噪声和杂散的数学模型,并给出了降低噪声和杂散的优化方法。实验结果表明,输出频率二分频后,在4.375GHz时积分噪声低于1度（1kHz 到100MHz);参考频率33-MHz处杂散低于-60dBc。芯片基于标准0.13微米RF CMOS工艺,电路工作电压1.2V,功耗39.6mW。     

一种应用于无线局域网收发机的0.13 μm CMOS ΔΣ 分数型频率综合器

本文提出一种应用于IEEE 802.11b/g 无线局域网收发机的ΔΣ 分数型频率综合器。该设计采用了0.13 μm CMOS 工艺。LC型的压控振荡器采用了片上集成的差分电感。分数分频器由吞脉冲式分频器和带噪声整形技术的3阶MASH类型的ΔΣ调制器构成。测试结果表明,参考频率为20 MHz环路带宽为100 kHz的情况下,该设计所有信道的相位噪声性能均可达到带内-93 dBc/Hz,带外-118 dBc/Hz。积分均方相位误差小于0.8。整个设计在1.2V电源条件下消耗8.4 mW的功耗,占用0.86 mm2的面积。     

基于FPGA的OFDM调制器设计与实现

介绍了OFDM信号的优点,并分析了其实现原理,提出一种OFDM高性能数字调制器的FPGA实现方案;采用自顶向下的设计思想,将系统分成FIR滤波器、数控振荡器、移相器、乘法电路和加法电路等5大模块,重点论述了FIR滤波器、数控振荡器的实现,用原理图输入、VHDL语言设计和调用FIR IP核相结合的多种设计方法,分别实现了...     

IDT推出全球首款针对平板电脑、集成可编程时钟发生器的便携音频子系统

拥有模拟和数字领域的优势技术、提供领先的混合信号半导体解决方案的供应商IDT公司(Integrated Device Technology,Inc.;NASDAQ:IDTI)面向便携应用推出全球首款集成可编程时钟发生器的音频子系统。新器件通过集成,可实现占板空间的最小化、降低系统成本,同时由于无需长货期的外部晶体和振荡器,缩短产品上市时间。     

IDT推出全球首款超低功耗±50ppm CrystalFree CMOS振荡器

拥有模拟和数字领域的优势技术、提供领先的混合信号半导体解决方案的供应商IDT公司（Integrated Device Technology,Inc.;NASDAQ：IDTI）,推出业界首款拥有突破性±50 ppm频率精度和超低功耗的CMOS振荡器。新器件代替了传统的石英晶体振荡器,在任何要求±50 ppm时间基准的广泛...     

锁相环电路中压控振荡器的分析与设计

本文设计了一个应用于高频锁相环（PLL）系统的负阻LC压控振荡器,在传统LC压控振荡器基础上,通过采用二次谐波滤波技术降低了振荡器的相位噪声,并完成了电路的仿真。仿真结果表明,该压控振荡器的振荡频率在1．9—2．1GHz,其频率调节范围达到200MHz,并且在距中心频率1MHz处其相位噪声为-148．825dBc／Hz...