全文获取类型
收费全文 | 2376篇 |
免费 | 215篇 |
国内免费 | 139篇 |
专业分类
电工技术 | 141篇 |
综合类 | 125篇 |
化学工业 | 94篇 |
金属工艺 | 47篇 |
机械仪表 | 212篇 |
建筑科学 | 83篇 |
矿业工程 | 14篇 |
能源动力 | 13篇 |
轻工业 | 217篇 |
水利工程 | 7篇 |
石油天然气 | 15篇 |
武器工业 | 13篇 |
无线电 | 790篇 |
一般工业技术 | 134篇 |
冶金工业 | 14篇 |
原子能技术 | 10篇 |
自动化技术 | 801篇 |
出版年
2024年 | 10篇 |
2023年 | 26篇 |
2022年 | 38篇 |
2021年 | 39篇 |
2020年 | 47篇 |
2019年 | 44篇 |
2018年 | 34篇 |
2017年 | 46篇 |
2016年 | 41篇 |
2015年 | 67篇 |
2014年 | 145篇 |
2013年 | 147篇 |
2012年 | 155篇 |
2011年 | 190篇 |
2010年 | 172篇 |
2009年 | 215篇 |
2008年 | 228篇 |
2007年 | 202篇 |
2006年 | 187篇 |
2005年 | 173篇 |
2004年 | 100篇 |
2003年 | 99篇 |
2002年 | 61篇 |
2001年 | 39篇 |
2000年 | 31篇 |
1999年 | 21篇 |
1998年 | 32篇 |
1997年 | 20篇 |
1996年 | 24篇 |
1995年 | 15篇 |
1994年 | 15篇 |
1993年 | 20篇 |
1992年 | 15篇 |
1991年 | 9篇 |
1990年 | 9篇 |
1989年 | 14篇 |
排序方式: 共有2730条查询结果,搜索用时 31 毫秒
41.
提出了一种新的二维DCT和IDCT的FPGA实现结构,采用行列快速算法将二维算法分解为两个一维算法实现,其中每个一维算法采用并行的流水线结构,每一个时钟处理8个数据,大大提高电路的数据吞吐率和运算速度。通过Modelsim仿真工具对该设计进行仿真,证明该算法的功能的正确性,进行一次8*8的分块二维DCT变换仅仅需要16个时钟,满足图像以及视频实时性的要求。 相似文献
42.
介绍了一种应用于12位、10MS/s流水线模数转换器前端的高性能采样保持(SH)电路的设计。该电路采用全差分电容翻转型结构及下极板采样技术,有效地减少噪声、功耗及电荷注入误差。采用一种改进的栅源电压恒定的自举开关,极大地减小电路的非线性失真。运算放大器为增益增强型折叠式共源共栅结构,能得到较高的带宽和直流增益。该采样保... 相似文献
43.
44.
为了在提高数据采集卡的速度的同时降低成本,设计了一种应用流水线存储技术的数据采集系统。该系统应用软件与硬件相结合的方式来控制实现,通过MAX1308模数转换器完成ADC的转化过程,采用多片Nandflash流水线数据存储模式对高速采集的数据进行存储。搭建硬件电路,并在FPGA内部通过编写VHDL语言实现了采集模块、控制与存储模块和Nandflash存储功能。调试结果表明,芯片的读写时序信号对应的位置准确无误,没有出现时序混乱,且采集速度能保持在10 Mb/s以上。系统实现了低成本、高速多路采集的设计要求。 相似文献
45.
介绍了基于FPGA平台,设计16位精简指令集流水线CPU.该CPU参考MIPS架构设计精简指令集,通过分析指令处理过程实现五级流水线结构,结合"预测技术"和数据前推方法解决流水线相关问题.为了支持CPU软件架构,设计指令集的汇编编译器.在Modelsim平台运行测试程序,给出仿真综合结果.通过试验结果对比表明,所设计的CPU处理过程所需时钟周期大大减少. 相似文献
46.
采用0.18μm混合信号1P6M CMOS工艺,介绍了一种高精度流水线模数转换器的全定制版图设计。该芯片为数模混合信号IC,工作电压1.8 V/3.3 V,具有12位的采样精度和25 MHz的工作频率。版图设计过程中使用了合适的版图布局和电源、地线网络结构,重点介绍了采样保持模块设计上的一些结构和技巧。芯片测试结果表明芯片功能全部实现、性能良好,版图设计较好地实现了电路功能。 相似文献
47.
48.
三维机械仿真动画简称"机械仿真",是指采用三维动画技术模拟机械的外形、材质、零部件和内部构造,把机械的设计原理、工作过程、性能特征、使用方式等一系列真实的事物以动态视频的形式演示出来。如:模具的工作原理、工程机械的生产过程、机器的拆分组装、流水线设备的运作流程、系统型 相似文献
49.
50.
分形维数计算具有计算复杂度高、计算时间长等特点,严重影响计算的实时性。针对此问题,在充分分析分形维数计算内在特性的基础上,利用分形维数具有流水线计算的特点,提出了一种计算分形维数的流水线体系结构,可有效提高分形维数计算的实时性。由于嵌入式并行处理硬件平台资源有限,对分形维数计算实时性进行优化的同时还需要考虑资源消耗的优化。通过对不同级数流水线运行时间和资源消耗的分析,建立基于运行时间与资源消耗的优化目标函数,从而得到运行时间与资源消耗最优的流水线结构。并与已有的计算分形维数的并行算法进行对比分析,实验结果表明,本文提出的优化方法在提高计算实时性的同时有效降低了资源消耗,实现了运行时间与资源消耗的优化。 相似文献