复杂指令集流水线系统设计

摒弃传统流水线设计必须先将复杂指令集指令转化为精简指令集指令,然后再按照精简指令集实现流水线的方法.采用拓展的哈佛结构,设计新型指令流水线前端多指令缓冲和双指令指针,以及流水线中、后端双总线寄存器组和多端口数据存储器,优化指令流水线结构,实现高效率的复杂指令集指令流水线系统.设计从理论上解决了复杂指令集流水线实现的两个难点:寄存器和存储器读写冲突问题,以及流水线各阶段功能和任务划分.VHDL语言建模,用ModelSim和Xilinx仿真、测试,证明复杂指令集流水线系统设计可行.     

64位MIPS指令处理器的流水线设计

介绍了一种采用64位MIPS指令集CPU的流水线设计。作为SOC的核心，CPU的性能主要取决于指令的执行效率，而采用流水线方式大大增加了指令的执行速度，提高了CPU的性能。该CPU使用五级流水线设计，文中对影响流水线正常执行的各种因素进行了分析，以及在实际设计中采用相应的控制机制，从而完成对一个具有较高性能的CPU核的流水线控制的设计。     

基于太阳能LED照明控制系统的处理器设计

太阳能光伏发电与白光LED照明结合构成的照明系统是一个最优的环保节能照明系统,是今后的一个重要发展方向。在此围绕着太阳能与市电互补的LED照明控制系统,对其控制器的核心部件处理器进行研究。根据系统的实际构成与应用,提炼出处理器的设计需求,进而提出一个精简指令集。基于此精简指令集完成了具有5级流水线的处理器设计,并为处理器添加了必要的外设。最后通过FPGA成功实现了设计功能。本课题的实现为照明控制系统中控制器的集成化、系统的小型化奠定了设计基础。     

基于OR1200的批处理协处理器设计

基于开源OpenRISC软核处理器OR1200,以其自主设计的指令集作为基础.通过增改处理器内核内部设计,设定了一个新建指令l.cp.OR1200通过指令l.cp完成对协处理器的调用,将操作数和执行码发送至协处理器,暂停CPU的指令流水线.协处理器自行完成对向量数据的批处理后,停止对总线的占用,并使OR1200的处理器内核恢复正常的指令处理流程.协处理器设定的功能为完成单边选大恒虚警检测算法.仿真结果验证了设计的正确性.     

解决CPU流水线冲突技术的设计与实现

流水线是制造高性能CPU的关键技术,目前许多学者研究在FPGA上实现具有流水线结构MIPS CPU,但是在解决流水线冲突上只是通过简单的停顿流水线实现.描述一种较为通用的具有五级流水线的MIPS CPU结构以及其中可能发生的流水线冲突,在此基础上详细介绍解决流水线冲突的技术--数据旁路以及动态分支预测在MIPS CPU中的设计和实现,最后通过一段指令序列进行仿真验证,解决流水线冲突的技术减少指令执行所需要的时钟周期数.     

基于RISC-V处理器的TileLink与AXI4总线桥设计与实现

RISC-V是近年提出的一种开源精简指令集架构,TileLink总线是专为RISC-V处理器设计的片上总线.为使RISC-V处理器灵活适配更多已有的AXI4 IP资源,提出一种高效率TileLink与AXI4总线桥设计方案,其中由一系列功能子模块匹配总线间数据传输方式的差异,以流水线传输形式实现数据跨协议的传输,增加总...     

Sun UltraSPARCⅢ微处理器满足因特网时代的业务通信要求

Sun于1987年推出第一个SPARC处理器,其定制的RISC(精简指令集计算)结构支持因特网计算的两个重要功能——网络连接及可扩展性。SPARC的设计理念是成为大型网络计算机的一部分,性能和容量均可以扩展。因此,在过去的13年里,Sun一直不断扩展该结构的功能,从32位平稳地扩展到64位,增添了多处理功能,增加了每个CPU的流水线数量,并提高了频率。SPARC也因此具有了适用所有应用系统的完全二进制向下兼容性。即使是从32位升级到64位结构也不例外。     

Leon2微处理器流水线相关验证

微处理器的功能验证成为设计验证的瓶颈,指令集的组合验证对流水线处理器具有重要的意义。Leon2流水线相关验证找出了流水线相关的测试向量集,实现了测试程序的自动生成,构造自动化程度较高的验证平台。与指令随机组合测试的方法相比,有针对性地验证了引起流水线相关的情况,同时测试程序达到了较高的流水线状态覆盖率。     

一种流水线CPU设计中的Hazard消除法

采用基本五步流水线CPU设计,而Hazard是流水线CPU设计中必须要处理的问题.介绍了三种Hazard类型,并提出了解决这三种Hazard问题的方法.测试结果表明,该方案符合设计要求.     

一种16位定点式DSP核的设计及Modelsim仿真验证

为提高DSP的工作效率,设计了一种4级流水线的16位定点式DSP核.分别从系统及关键模块设计两个方面,介绍了DSP核的具体设计方法,着重分析了流水线的实现方案及DSP核的指令流与数据流,给出了DSP核的完整设计方案.最后给出DSP核支持的指令集,并基于Modelsim仿真环境对指令集进行验证.结果表明,该DSP核能够正确执行各条指令,最高时钟频率为12.5MHz,可在单个机器周期内完成高速运算.     

基于RISC-V架构的条形码识别控制器的设计

基于RISC-V架构设计了一个具有条形码识别功能的控制器,采用两级流水线架构,支持RV32EC指令集.通过外设控制模块扩展条形码识别接口,并为其配置中断响应端口,可用中断或查询方式读取条形码识别结果,并可通过写控制字方式进行处理模式设定,以及实时监测图像识别的工作状态等.在VCS平台上进行了仿真测试,验证了控制器逻辑功...     

一种用于可信计算的RISC-V处理器设计

针对我国自主可控处理器的设计需求,文中采用开源RISC-V指令集架构设计了一种适用于可信计算的处理器.处理器内核中指令运算阶段使用5级流水线技术,并采用定向前推技术解决了数据相关问题.仿真阶段使用Modelsim仿真软件对整数指令集进行测试,经验证指令功能正确.借助FPGA开发板,以国产操作系统深度为平台,在50 MHz的时钟频率下处理器能正确运行SM3密码杂凑算法,输出256 bit的杂凑值,并与预存杂凑值进行比对,根据比对结果输出IO控制信号,完成对外部设备的主动控制及度量,达到预期目标.     

64位RISC微处理器的结构设计

文章介绍了一种64位RISC微处理器的结构设计。采用MIPS指令集，详细分析该处理器的各主要功能单元．五级流水线控制，并对该设计中潜在流水线冒险问题提供完整解决方案，最后通过在线仿真调试及配置FPGA验证了设计的正确性。     

USB2．0主控器软硬件协同仿真系统设计

为了能够充分、快速验证USB2．0主控器的功能,设计了一个软硬件协同仿真平台。其中,CPU模型部分采用一种高效的SystemC模型,而不使用基于指令集的复杂CPU模型。测试用例采用抽象层次更高的C语言编写,通过调用仿真平台对外提供的API完成激励生成与响应检查。结果表明,该方式能够有效降低对仿真资源的占用,减少仿真时间;同时使软件人员能在IP的硬件验证阶段就能完成软件的设计测试工作,缩短软硬件接口整合时间,加快开发进度。     

高性能PLC专用指令集处理器设计与仿真

该高性能PLC专用指令集处理器采用自主设计的PLC专用指令集,符合PLC指令特征,可减少该PLC专用指令集处理器执行的指令数,并采用32位RISC体系结构加快PLC程序的执行速度.该高性能PLC专用指令集处理器采用哈佛总线结构,寄存器组采用位编址模式,位处理器可加速PLC布尔运算,功能块单元可提高功能块指令执行的精度,并采用四级流水线提高PLC指令的执行速度.现已完成了该高性能PLC专用指令集处理器的系统功能仿真,经测试仿真结果正确.     

MIPS/W8位低功耗嵌入式RISC MCU核的设计

介绍了一种8位低功耗嵌入式RISC MSC核的设计.该核采用哈佛结构,三级流水线,单周期指令,指令集与PIC16C57相兼容.本文还对系统结构设计及各单元模块设计进行了分析.     

一种用于32位CPU的CPL流水线乘加器的设计

综合的32位乘加器需采用5段流水线才能满足CPU的设计指标，但这样会造成与CPU指令流水线不匹配，带来了控制复杂化。为解决这个问题，采用互补传输门逻辑(CPL)设计了用于32位CPU的高速乘加器，使其流水线段数从原来的5段缩减为与CPU指令流水线相匹配的3段，简化了控制、降低了功耗、节省了面积。     

面向资源受限安全芯片的开放式运行环境设计

安全芯片开放式架构实现了用户程序和操作系统的分离,降低了应用程序与安全芯片操作系统的耦合性,但同时存在国外垄断、执行效率低、内存易泄露等弊端.对于搭载了开放式运行环境的安全芯片,面向资源受限所设计的精简扩展指令集支持与行业应用高度结合,具有基于寄存器的高效指令集解释执行能力,并具有更好的指令集安全性,可支持多应用融合,...     

一种嵌入式CPU功能验证平台的设计

功能验证是嵌入式CPU设计中一项复杂而重要的工作.针对某8位嵌入式CPU的设计要求,提出了一种嵌入式CPU的高度集成化的功能验证平台.该验证平台集成了整个功能验证流程,包括验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、覆盖率分析、结果比较和分析及基于FPGA的硬件验证平台等.验证平台通过代码覆盖率的分析来改善验证的完备性.该验证平台原理清晰,结构简单,扩展灵活,提高了功能验证的效率和自动程度,对其它CPU验证平台的设计具有一定的参考价值.     

基于Linux以太网桥机制的计费系统

为兼顾计费系统的性能和丰富的用户控制功能,通过分析Linux内核对数据包的处理过程,基于Linux以太网桥工作机制设计一个新的网桥处理函数代替系统原有的网桥报文处理过程,实现了一种高性能的流量数据采集、分析、控制、转发平台.系统避免了数据报文在正常协议栈中的复杂处理操作,缩短了数据报文的行走路径,提高数据包的处理效率和节省CPU的开销,性能测试结果表明,计费系统对网络的性能几乎没有任何影响.