一种带斩波的双采样Σ-Δ调制器

设计了一种适用于过高磁场抗扰度的电容式隔离型全差分Σ-Δ调制器。它采用单环2阶1位量化的前馈积分器结构,运用斩波技术降低低频噪声和直流失调。与传统的全差分结构相比,该调制器的每级积分器均采用4个采样电容,在一个时钟周期内能实现两次采样与积分,所需的外部时钟频率仅为传统积分器的一半,降低了运放的压摆率及单位增益带宽的设计要求,实现了低功耗。基于CSMC 0.35 μm CMOS工艺,在5 V电源电压、10 MHz采样频率和256过采样率的条件下进行电路仿真。后仿真结果表明,调制器的SNDR为100.7 dB,THD为－104.9 dB,ENOB可达16.78位,总功耗仅为0.4 mA。     

一种高精确度低功耗无片外电容LDO设计

设计了一种片上集成的高精确度、低功耗、无片外电容的低压差线性稳压器(LDO)。采用一种新型高精确度、带隙基准电压源电路降低输出电压温漂系数;采用零功耗启动电路和支路较少的摆率增强模块降低功耗,该电路采用CSMC 0.5 μm CMOS工艺。经过Cadence Spectre仿真验证,输出电压为3.3 V,在3.5~5.5 V范围内变化时,线性调整率小于0.3 mV/V,负载调整率小于0.09 mV/mA,输出电压在-40~+150 ℃范围内温漂系数达10 ppm/℃,整个LDO消耗17.7 μA的电流。     

p-well/DNW单光子雪崩二极管保护环的最小化设计（英文）

为了进一步缩小SPAD探测器的尺寸,基于0. 18μm CMOS图像传感器(CIS)工艺对p-well/DNW(deep n-well) SPAD的保护环尺寸进行设计,并制造了不同保护环尺寸的SPAD器件.测试结果表明,保护环尺寸减小到0. 4μm仍然能有效防止器件发生过早边缘击穿(PEB),且保护环尺寸对p-well/DNW SPAD器件的暗计数率(DCR)和光子探测概率(PDP)影响较小.直径为20μm的SPAD器件,温度为25℃时暗计数率为638 Hz,且波长为530 nm时峰值光子探测概率为16%,具有低的暗计数率特性和宽的光谱响应特性.     

p-well/DNW单光子雪崩二极管保护环的最小化设计

随着CMOS工艺特征尺寸的不断减小,探测器本身的大小成为进一步缩小CMOS单光子雪崩二极管(SPAD)阵列的障碍。为了进一步缩小SPAD探测器的尺寸,基于0.18 μm CMOS 图像传感器(CIS)工艺对p-well/DNW(deep n-well)SPAD的保护环尺寸进行设计,并制造了不同保护环尺寸的SPAD器件。测试结果表明,保护环尺寸减小到0.4 μm仍然能有效防止器件发生过早边缘击穿(PEB),且保护环尺寸大于0.4 μm的SPAD器件雪崩击穿电压为16 V,并表现出良好的雪崩击穿特性。此外,保护环尺寸对p-well/DNW SPAD器件的暗计数(DCR)和光子探测概率(PDP)影响较小,直径为20 μm的SPAD器件,温度为25 ℃时暗计数率为638 Hz,且波长为530 nm时峰值光子探测概率为16%,具有低的暗计数率特性和宽的光谱响应特性。     

一种10位160 kS/s的循环型模数转换器

提出了一种应用于图像传感器的10位160 kS/s的循环型模数转换器(ADC)。采用1.5位的流水线ADC结构,经过10次循环后,得到10位数字码输出。采用输入端自级联结构的两级运算放大器,提高了运放的增益。采用运放共享技术,实现单转双电路与ADC运放共享,降低了面积和功耗,实现了电平平移。基于0.13 μm CMOS工艺,在3.3 V电源电压和160 kHz采样速率下对ADC进行仿真。后仿真结果表明,该ADC的有效位数为9.45位,SNR为59.1 dB,SFDR为61.26 dB,DNL为±0.625 LSB,INL为±1.5 LSB。     

Numerical Simulation of BJMOSFET on Current-Voltage Characteristics

A new power MOSFET Structure with a pn junction--Bipolar Junction MOSFET (BJMOSFET) has been proposed. The device has the advantages of both BJT and FET. The numerical model of the I-V characteristics of BJMOSFET has been obtained on the basis of both numerical and analytical methods. With the software package of Mathematic, we firstly calculate the gain factor, and then simulate the voltage tranmission, voltage output and voltage transfer's characteristic graphs of the BJMOSFET. The simulation result indicates that BJMOSFET has the current density, which is about 25% larger than the power MOSFET, under the same operating conditions and with the same structure parameters, except that the threshold voltage increase a little.     

高边缘击穿和扩展光谱的圆形单光子雪崩二极管

介绍了一种0. 18μm互补金属氧化物半导体(CMOS)技术的新型宽光谱荧光相关谱探测器,其为高边缘击穿、扩展光谱和低暗计数率的圆形单光子雪崩二极管(SPAD).该器件由p+/deep n-well结,p-well保护环和多晶硅保护环组成.通过Silvaco TCAD 3D器件仿真,直径为10μm的圆形p+/deep n-well SPAD器件具有较高边缘击穿特性.此外,p+/deep n-well结SPAD比p+/n-well结SPAD具有更长的波长响应和扩展光谱响应范围.该器件在0. 5 V过量偏压下,可在490～775 nm波长范围内实现超过40%的光子探测率.该圆形p+/deep n-well SPAD器件在25℃时具有较好雪崩击穿为15. 14 V,具有较低暗计数率为638 Hz.     

一种应用于CAN总线芯片的过压保护电路设计

为解决传统过压保护电路功耗大、易受干扰的问题,基于0.25μm CMOS工艺设计并实现了一种应用于控制器局域网络(CAN)总线芯片的过压保护电路。其作用是当芯片端口电压高于电源电压或低于地(GND)电平时为芯片提供保护信号,阻止电流倒灌入芯片。在3.3 V电源电压下,该电路具有迟滞功能,防止其受到噪声干扰反复打开和关闭芯片。仿真结果表明,端口电压高于3.55 V时电路提供保护信号,重新下降至3.35 V后系统恢复工作;同理,端口电压低于-0.25 V时电路提供保护信号,重新上升至-0.05 V后系统恢复工作。流片测试结果显示该电路可以为CAN总线芯片提供有迟滞的过压保护功能,与符合仿真结果基本一致。     

一种12位1 MS/s数字自校准SAR ADC

设计了一种12位1 MS/s单端结构的自校准逐次逼近型模数转换器(SAR ADC)。采用串联三段式7位校准DAC阵列结构来校准高6位误差电压,减小了面积,扩大了校准范围。将校准DAC的初始态接为中间态,简化了校准逻辑控制过程。采用“双寄存器”预判的方式,提高了回补校准码的效率。在电源电压为3.3 V、转换速率为1 MS/s的条件下,进行了仿真验证。结果表明,该SAR ADC校准后,SNDR从校准前的49.2 dB提升到71 dB,DNL、INL分别从校准前的-1 LSB /+21.250 LSB、-17.398 LSB /+10.152 LSB减小到-0.25 LSB /+0.5 LSB、-1.048 LSB /+0.792 LSB。     

基于FPGA的新型TOF图像传感器驱动设计

结合3D-TOF(Time of flight)图像传感器的特点与应用背景,以德国PMD Tec的一种TOF芯片-PMD PhotoICs?19K-S3为例阐述TOF传感器的工作原理并分析其驱动时序。以Xilinx公司的FPGA为开发平台,用Verilog完成驱动时序的设计并进行仿真。经过验证,上位机能够正确显示出传感器采集到的深度(Depth)数据。