一种适用于RFID标签的安全化密码算法实现

鉴于射频识别（RFID）标签芯片苛刻的资源要求,为解决差分功耗分析（Differential Power Analysis,DPA）对密码算法实现方面的威胁难题,将新型DPA防护技术threshold与Piccolo密码算法相结合,提出了一种适用于RFID标签芯片应用的安全化密码算法实现方案.分别基于布尔式重组和改进型穷举搜索的方式实现了面积最优的S盒及其逆的threshold（3,3）分享,提出了基于锁存器方式解决S盒及其逆实现中潜在的毛刺威胁问题,在Chartered 0.18μm工艺和100 kHz RFID运行频率下,将该方案的资源消耗控制在2155个等效门,平均电流约为2.60μA,基于FPGA的DPA攻击安全性分析结果表明该方案适合于低成本RFID标签芯片对密码算法轻型及实现安全的要求.     

哈佛体系结构的Cache控制器设计

对所设计的Cachc控制器的地址映像、Cache Memory的访问流程以及Cache的替换算法和写策略进行了介绍，并分析IU与Cache控制器的一致性及猝发访问的产生等设计中的关键问题。该设计已嵌入到Lilac系统的设计中，通过了FPGA原型验证并用TSMC 0.25μm CMOS工艺流片。     

HG—670/140—Ⅱ型超高压锅炉文式喷水减温器的损坏及改进

一、概况国内已投入运行的670吨/时超高压锅炉的文式喷水减温器,近年来不断损坏。由于文式喷水减温器损坏后的修复或更换相当困难,因此它是当前超高压锅决安全运行和检修的重大问题之一。京西电厂1号炉为哈尔滨锅炉厂设计制造的HG—670/140—Ⅱ型超高压中间再热锅炉。一、二级一次过热蒸汽减温器均为文式喷水减     

高速低功耗维持比译码器的设计与实现

提出了一种基于改进T－算法和回溯法的高速低功耗维特比（Viterbi)译码器。该译码器采用了并行和流水结构以提高速度，减少了加－比－选模块中不必要的操作，并在回溯过程中采用了幸存路径复用的方法，为利用时钟关断技术降低系统功耗提供了可能。利用0．25μmCMOS工艺，成功地设计并实现了（2，1，7）Viterbi译码器，其电路规模约为5万等效门，芯片内核面积为2．18mm^2，译码速度可达100MHz，而译码延迟仅为32个时钟周期，可用于高速数字通信系统如DTV或HDTV等场合中。     

基于Matlab/C的GPS软件接收机跟踪算法

针对GPS软件接收机提出一种跟踪部分的实现算法,该算法包括码跟踪和载波跟踪。在PC上用该算法进行模拟数据的Matlab仿真和真实数据C的实现,在集成ARCA3嵌入式微处理器的GT3000A平台上运行该程序。实验证明,该算法实现C/A码相位和载波频率的精确跟踪,并得到导航数据。     

一种新型序列密码的设计与实现

基于经典的序列密码发生器,提出了一种可控序列密码发生器,该设计结合了LFSR和FCSR的代数特性,获得更大的混淆。由该方法产生的序列具有均匀性好、相关性小的特点;并用FPGA对加密解密系统加以实现,最终的实现结果表明该方法资源消耗少、加密速度快。该密码系统能够应用于网络安全等领域。     

EDGE体系结构块预测器实现及改进

近十年来显式通信指令集的体系结构(EDGE)成为处理器体系结构研究的重要方向,TIRPS、TFlex和Wavescalar等都是其具体实现。分支预测器是高性能处理器的重要结构,其性能严重影响处理器整体性能。首先分析了EDGE体系结构控制流预测的特点,并对TRIPS原型芯片块预测器进行建模。通过运行SPEC 2K分析该块预测器造成误预测的主要原因,并针对其采用感知器进行了改进,提高了预测器性能,对EDGE体系结构块预测器设计有借鉴价值。     

一种基于图模型提高代码覆盖率的验证方法

随着微处理器复杂度的不断提高,用全功能验证方法将花费大量的计算资源和时间。提出一种基于图模型的验证方法,首先利用功能抽象的方法得出微处理器的图模型,然后由基于图模型功能覆盖的代码生成算法生成验证代码。我们将这种方法应用于一款DSP的功能验证,结果显示在很短的验证代码激励下得到了较高的代码覆盖率。     

一种改进的多用户DCSK性能分析

提出一种基于混沌二进制序列及Walsh码的多用户差分混沌键控通信系统．在此系统中,发送端的信号及对应的接收端的信号分别与相同的Walsh码相乘,由于混沌二进制信号的瞬时功率为常值以及Walsh码的正交特性使得用户之间的干扰得到抑制,因此系统具有了多址特性．分析了系统在高斯信道中的特性,给出了误码率公式．仿真结果与理论值相符合,证明了理论分析的正确性．在高斯信道下与其他多用户差分混沌键控系统的性能作了对比,当所有用户使用不同的混沌初始值时,系统的性能与其他的多用户差分混沌键控系统性能相当．系统采用固定延迟及处理的数据为二进制形式,因此相比其他多用户差分混沌键控,本系统结构简单且易于实现．     

六边形运动估计算法的VLSI实现

运动估计是视频压缩中最重要的环节.在分析了六边形算法的基础上,给出了一种有效的数据流结构,并据此提出了一种全流水并行的整数像素运动估计实现电路,该电路结构能有效的减小对外部存储器的访问.综合后的电路能够稳定的工作在100MHz频率下,仿真实验证明,该VLSI结构完成一次块搜索平均需要140个周期,能满足HDTV实时编码的要求.