带有AGC的622Mbps光纤前置放大器

设计一种带有自动增益控制(AGC)的光纤接收跨阻前置放大器(TIA),应用于SDH系统STM-4速率级(622Mbps),采用CSMC 0.6μm CMOS工艺实现。电源电压3.3V,差分输出。仿真结果显示,可允许的信号输入范围较大(-32dBm到 3dBm),小信号输入增益高达86.9dBΩ,相位分裂器的有源电感负载有效提高了电路的带宽约70%,放大器的等效输入电流噪声为4.34pAHz。     

16位恒定电流源LED驱动器设计

首先介绍了LED驱动器芯片的关键性能参数,并在此基础上阐述了16位恒定电流源LED驱动器的工作原理,设计了一种通过调节外接电阻能稳定输出10mA～50mA电流的驱动器。     

2.5 Gb/s光接收机限幅放大器

限幅放大器采用全差分结构,利用有源电感技术和可调节共源共栅结构在1.8伏电源电压下有效地扩展了带宽和提高了增益。限幅放大器在SMIC 0.18μm CMOS工艺下设计完成。增益带宽放大单元采用两级级联,降低了功耗。仿真结果表明限幅放大器具有47dB的差动增益,3GHz带宽,29mW功耗。对于从3.6mVpp到1.2Vpp较宽的输入动态范围,均可保持稳定良好的输出眼图。     

RS（204，188）编码器的设计与实现

给出了一种GF（256）域上的RS（204,188）码编码器的实现算法,建立了C8语言行为级模型和RTL级硬件模型。采用了具有对称系数的生成多项式, 减少了有限域乘法器的个数。通过逻辑综合、优化得到了电路网表与FPGA网表,并进行了二者的仿真验证。该电路的规模约为4100门左右,约为一般的该编码器70％。     

支持多抽象层次设计的验证平台

验证是集成电路设计过程中极其重要的环节,占用了整个设计流程60%以上的时间。大规模集成电路的设计复杂度使分层次的设计成为必然,为各个抽象层次模型分别开发验证平台会浪费大量的时间。基于混合仿真的支持多抽象层次设计的验证平台可以有效缩短设计的验证时间。验证平台功能完善,可配置性强,用户只需添加激励和简单的配置,即可实现针对特定设计的验证环境,由此可以极大提高验证的效率和质量,具有广泛的应用空间。     

一种低硬件消耗的CABAC编码器研究与实现

基于上下文的自适应算术编码(CABAC)是H.264标准中的一个重要创新.通过算术编码与自适应上下文模型的结合使其可以获得很高的压缩比,相对于CAVLC其可以获得9%～14%码率的降低.CABAC作为一种新型的熵编码方法,其将自适应技术、上下文模型化和二进制算术编码有效的结合在了一起,并采用查表的乘法与概率估计,使得CABAC在硬件实现方面比较方便.在此提出了一种适用于1080P(@30Hz)的低硬件消耗的CABAC编码器,采用SMICO.18μmCMOS工艺实现,其理想速度可以达到200MHz.该编码器可以应用于高清视频编码领域.     

基于小生境遗传算法的SoC测试存取机制优化

提出了基于小生境遗传算法的系统级芯片(SoC)测试存取机制(TAM)的优化方法.结合TAM宽度约束进行SoC中功能内核(IP)的测试壳的优化,解决测试存取机制的测试总线划分及测试总线细分等的优化问题,取得了较好的结果,并有效地减少SoC的测试时间.采用分支-联合(Fork-Joint)的方法可得到更为优化的TAM方法,对于ITC 2002基准SoC d695,比未采用分支-联合方法的TAM划分方法的测试性能最大可以提高30%,和其它方法的优化结果相比,该方法的平均效果优于其它方法1到9个百分点.     

基于OHCI 1.0的USB主控制器的验证

本文在确定了基于OHCI 1.0的USB主控制器的验证点后,制定了验证策略,利用PCI BFM和SoC验证平台完成了USB主控制器的验证。验证结果表明设计的USB主控制器实现了USB 1.1规范所规定的功能。     

一种8位76mW 167 Msample/s流水插值A/D转换器

实现了一种适合手持式设备应用的8 bit模数(A/D)转换器,该A/D转换器采用了2级电容插值和斩波放大技术以降低正常工作模式功耗,流水放大和预平衡比较器技术有效地提高了采样频率.测试结果表明,该流水插值A/D转换器的微分非线性(DNL)和积分非线性(INL)分别为-1～1.63LSB和-1.66～2.05LSB,其总谐波失真(THD)、去除寄生动态范围(SFDR)和信噪加失真比(SNDR)分别为-43 dB、54 dB和36.7 dB,正常工作模式和等待模式功耗分别为76 mW和5 mW.该芯片采用中芯国际(SMIC)0.18 μm单层多晶六层金属混合CMOS工艺,芯片面积为1269 μm×885 μm.     

面向ASIC实现的CPA研究平台及其应用

差分功耗分析（DPA）是一种非侵入式边信道攻击技术,对各种密码芯片的安全构成了极大威胁。为了能够快速地评估密码算法ASIC实现方式的算法级抗功耗分析攻击措施的实际效果,将门级功耗分析方法应用于功耗分析攻击评估技术中,搭建了基于PrimeTime PX和MATLAB的相关性功耗分析（CPA）研究平台。该平台具有较强的通用性,只需修改算法攻击功耗模型部分,即可快速完成对不同密码算法ASIC实现中算法级防护措施的评估。作为应用,利用该平台分别对普通AES算法实现和基于Threshold技术的AES算法实现进行了相关性攻击实验,证明了该平台的有效性和便捷性。