0.13μm MOSFET 器件的可靠性分析技术

随着大规模集成化芯片上的器件尺寸微型化，MOSFET器件的按比例缩小的一个突出的影响是饱和区趋向消失，给器件特征参数(饱和电流，饱和电压，阈值电压，载流子迁移率)的确定和可靠性评估带来困难。为解决微小尺度的各种功能器件关键参数的直接提取及建立一种在线的综合检测与可靠性分析技术，本文运用一种新的数据处理运算概念，即比例差值算符，揭示了元器件的另一种本征特性——比例差值特性。经过严格的理论与实验证明，只要代表元器件性能的函数满足比例差值谱函数定理，那么元器件的比例差值特性具有谱峰，其谱峰的位置，谱峰的高度决定了元器件的基本性质，使得元器件特征参数的确定可以在最佳状态(准理想状态)下实现，为微尺度器件的在线质量检测与可靠性判定提供了新的依据。     

不同厚度超薄栅氧化物MOSFET的应力诱导漏电流

研究了不同厚度的超薄栅1.9nm到3.0nm器件在恒压应力下的栅电流变化.实验结果显示应力诱导漏电流包括两个部分,一部分是由界面陷阱辅助隧穿引起的,另一部分是氧化物陷阱辅助隧穿引起的.     

0.275μm nMOST's中陷阱辅助隧穿电流对漏端LDD区DCIV谱峰的影响

应用direct-current current voltage(DCIV)和电荷泵(change pumping)技术研究了LDD nMOST's在热电子应力下产生的界面陷阱.测试和分析的结果显示,一股额外的漏端电流影响了DCIV谱峰中表征漏区的D峰.这股电流主要是陷阱辅助隧穿电流.     

用于纳电子器件的超薄氮氧硅薄膜的软失效电导

研究了2.5nm超薄氮氧硅薄膜的软击穿电导特性.统计实验结果表明,软失效电导和软失效时间与环境温度之间均遵从AHhenius规则,而且软失效电导和软失效时间遵从一个反对称的规律.它们源于同一个应力诱生缺陷导电机制.     

超薄栅MOS器件热载流子应力下SILC的产生机制

通过测量界面陷阱的产生,研究了超薄栅n MOS和p MOS器件在热载流子应力下的应力感应漏电流( SIL C) .在实验结果的基础上,发现对于不同器件类型( n沟和p沟)、不同沟道长度( 1、0 .5、0 .2 75和0 .13 5 μm)、不同栅氧化层厚度( 4和2 .5 nm) ,热载流子应力后的SIL C产生和界面陷阱产生之间均存在线性关系.这些实验证据表明MOS器件减薄后,SIL C的产生与界面陷阱关系非常密切     

一种用于提取LDD结构n-MOSFET热载流子应力下界面陷阱产生的改进方法

提出了一种新的基于电荷泵技术和直流电流法的改进方法,用于提取LDD n-MOSFET沟道区与漏区的界面陷阱产生.这种方法对于初始样品以及热载流子应力退化后的样品都适用.采用这种方法可以准确地确定界面陷阱在沟道区与漏区的产生,从而有利于更深入地研究LDD结构器件的退化机制.     

HALO结构pMOSFETs在V_g=V_d/2应力模式下应力相关的热载流子退化

研究了超薄栅(2 .5 nm )短沟HAL O- p MOSFETs在Vg=Vd/ 2应力模式下不同应力电压时热载流子退化特性.随着应力电压的变化,器件的退化特性也发生了改变.在加速应力下寿命外推方法会导致过高地估计器件寿命.在高场应力下器件退化是由空穴注入或者电子与空穴复合引起的,随着应力电压的下降器件退化主要是由电子注入引起的.最后,给出了两种退化机制的临界电压并在实验中得到验证     

差值取样谱函数定理及其在研究MOS陷阱弛豫效应方面的应用

本文利用Rolle定理证明了一个差值取样谱函数定理.阐明了,只要陷阱弛豫原函数满足这个定理的必要条件,则其差值取样转换函数——弛豫谱函数就一定具有谱峰特征.这个定理也为差分取样谱技术提供了相应的数学模型。给出了几个例证.     

高场势垒调制效应及其对陷阱测试分析的影响

高场应力条件下，ＶＬＳＩ／ＵＬＳＩ ＭＯＳ结构场发射极附近的镜像力效应和半导体／氧化层界面附近半导体一侧的表面量子化效应都将影响ＭＯＳ结构的高场隧穿势垒高度及形状。本文研究了这种高场势垒调制效应及其对ＭＯＳ结构高场隧穿特性和陷阱测试分析的影响，并给出了初步的修正分析方法。     

用MOS恒定电荷法测定半导体少子的体产生寿命及表面产生速度

在MOS由深耗尽态恢复到平衡反型态的过程中,如果MOS系统的总电荷保持恒定,则用半导体表面势(ψ_s)与MOS的瞬态微分电压(dv/dt)之间的渐近线性关系,可以同时确定少子的体产生寿命及表面产生速度.实验装置可以直接显示ψ_s-dv/dt曲线,省去了Zerbst方法的繁琐作图程序.