利用FN电流估计薄栅MOS结构栅氧化层的势垒转变区的宽度

通过数值求解整个势垒的薛定谔方程 ,发现 FN电流公式中的 B因子强烈依赖势垒的转变区的宽度 ,而 C因子则弱依赖于势垒的转变区的宽度 .给出了一种利用 WKB近似所得的处理电子隧穿存在转变区势垒的过程 ,并得到一个 FN电流的分析表达式 .它可用来估计薄栅 MOS结构的栅氧化层的势垒转变区的宽度 .在转变区的宽度小于 1nm时 ,它与数值求解薛定谔方程的结果吻合得很好 ,表明该方法可以用来估计势垒转变区的宽度 .实验的结果表明 B因子随温度有较大的变化 ,这个结果验证了该方法的部分预测结果     

超薄栅MOS结构恒压应力下的直接隧穿弛豫谱

随着器件尺寸的迅速减小,直接隧穿电流将代替FN电流而成为影响器件可靠性的主要因素.根据比例差值算符理论和弛豫谱技术,针对直接隧穿应力下超薄栅MOS结构提出了一种新的弛豫谱--恒压应力下的直接隧穿弛豫谱(DTRS).该弛豫谱保持了原有弛豫谱技术直接、快速和方便的优点,能够分离和表征超薄栅MOS结构不同氧化层陷阱,提取氧化层陷阱的产生/俘获截面、陷阱密度等陷阱参数.直接隧穿弛豫谱主要用于研究直接隧穿注入的情况下超薄栅MOS结构中陷阱的产生和复合,为超薄栅MOS结构的可靠性研究提供了一强有力工具.     

粗糙界面对超薄栅MOS结构的直接隧穿电流的影响

研究了粗糙界面对电子隧穿超薄栅金属-氧化物-半导体场效应晶体管的氧化层的影响.对于栅厚为3nm的超薄栅MOS结构的界面用高斯粗糙面进行模拟来获取界面粗糙度对直接隧穿电流的影响,数值模拟的结果表明:界面粗糙度对电子的直接隧穿有较大的影响,且直接隧穿电流随界面的粗糙度增加而增大,界面粗糙度对电子的直接隧穿的影响随着外加电压的增加而减小.     

利用FN振荡电流测量薄栅MOS结构栅氧化层中隧穿电子的有效质量

给出了一种利用FN振荡电流的极值,测量电子在薄栅MOS结构的栅氧化层中的平均有效质量方法.利用波的干涉方法来处理电子隧穿势垒的过程,方便地获得了出现极值时外加电压和电子的有效质量之间的分析表达式.用干涉方法计算所得到的隧穿电子在不同的MOS结构的二氧化硅介质层中的有效质量表明:它一般在自由电子质量的0.52-0.84倍的范围.实验结果表明:电子有效质量的值不随外加电压的变化而变化,并且对于相同的MOS结构,电子可能具有相同的有效质量.     

超薄氧化层中的中性陷阱对隧穿电流的影响和应变诱导漏电流

用数值分析的方法讨论了中性陷阱对超薄场效应晶体管(MOSFET )隧穿电流的影响.中性陷阱引起势垒的变化在二氧化硅的导带中形成一个方形的势阱.对于不同的势垒变化,计算了电子隧穿氧化层厚度为4nm的超薄金属氧化物半导体结构的电流.结果表明,中性陷阱对隧穿电流的影响不能被忽略,中性陷阱的存在使隧穿电流增加,并且通过这个简单的模型能够理解应变诱导漏电流的产生机制.     

利用FN振荡电流测量超薄栅MOS结构的栅氧化层厚度

给出了一种利用FN振荡电流的极值测量超薄栅MOS结构的栅氧化层厚度和电子在栅氧化层导带中的有效质量方法.利用波的干涉方法来处理电子隧穿势垒的过程,方便地获得了出现极值时外加电压和栅氧化层厚度、势垒高度、电子的有效质量之间的关系.这种方法的最大优点是精确和简便,并可方便地应用于任意形状的势垒和势阱.     

FOW在叠层CSP封装中的应用

随着电子封装微型化、多功能化的发展,三维封装已成为封装技术的主要发展方向,叠层CSP封装具有封装密度高、互连性能好等特性,是实现三维封装的重要技术。针对超薄芯片传统叠层CSP封装过程中容易产生圆片翘曲、金线键合过程中容易出现0BOP不良、以及线孤（wireloop）的CPK值达不到工艺要求等问题,文中简要介绍了芯片减薄方法对圆片翘曲的影响,利用有限元（FEA）的方法进行芯片减薄后对悬空功能芯片金线键合（Wirebond）的影响进行分析,Filmon Wire（FOW）的贴片（DieAttach）方法在解决悬空功能芯片金线键合中的应用,以及FOW贴片方式对叠层CSP封装流程的简化。采用FOW贴片技术可以达到30％的成本节约,具有很好的经济效益。     

Au线键合中"塌线"问题的研究

目前,在半导体闪存多芯片的金线键合工艺中,为满足堆叠芯片不断增加等结构需要,键合线弧要求更低、更长,制造工艺变得相对更加复杂。针对生产过程中常遇到的塌线问题,通过对金线键合工艺中线弧形成动作的过程分析,以金线弹动现象为线索,探究了生产过程中塌线问题产生的原因,并给出了相应解决方案。经过此研究,长线键合的生产工艺能力得到加强,其成果对新封装产品的研发及基板设计具有有益的参考价值。     

考虑量子效应的短沟道n-MOSFET表面电势分布数值模型

提出了一种考虑量子效应的短沟道沟道表面电势数值模型,并在此基础上分析了源漏偏压对表面势分布的影响.计算结果和二维量子力学数值模拟结果很好地吻合.结果表明：源漏偏压会造成线性区的沟道表面势减小,进而导致阈值电压下跌;而在饱和区,源漏偏压的影响更大,会造成表面势明显下降,阈值下跌将会更加严重.     

Si能带的非抛物线性对MOSFET电子输运的影响

随着器件尺寸的进一步减小,Si能带的非抛物线性以及高电场对MOSFET中沟道电子输运的影响变得越来越重要.在基于全能带蒙特卡罗方法的基础上,研究了非抛物线因子对沟道电子输运的影响.研究表明,非抛物线因子对小尺寸器件输运电流的影响大,而对大尺寸器件输运电流的影响不明显,这意味着对于深亚微米MOSFET必须考虑非抛物线因子对器件电子输运的影响.