基于非锐化掩模的实时自适应图像增强算法

针对传统的非锐化掩模算法的局限性,依据图像中各像素点及以其为中心的若干相邻像素点的均方差值,提出了自适应图像增强算法的原理,并分析其硬件实现方法,然后给出了该算法与其它算法应用于图像增强的对比结果,最后在FPGA（field programmable gate array）实验板上进行验证.实验结果表明,此算法有效的增强图像的细节区域,防止图像边缘区域出现过冲现象,抑制图像平坦区域的噪声放大.因此,该算法取得了良好的视觉效果,硬件实现简单,适合于实时条件下图像的增强.     

a-Si∶H TFT的寄生效应

a-Si∶H TFT的栅源几何交迭会引起几何寄生电容,实验研究表明它并不能完全表征TFT的寄生效应,研究发现由栅极和源极形成的电场的电力线交迭也会导致物理寄生效应且这种效应始终存在.从LCD的结构、材料、制备工艺等普遍性出发,依据交迭电力线建立了物理寄生效应模型并对其进行了详细的分析和计算,实验结果表明该方法是有效可行的,从而使LCD寄生效应有了一个较完美的理论表征和分析计算方法.     

新型槽栅nMOSFET热载流子效应的模拟研究

应用二维器件仿真程序 PISCES- ,对槽栅结构和平面结构器件的特性进行了模拟比较 ,讨论了槽栅结构 MOSFET的沟道电场特征及其对热载流子效应的影响。槽栅结构对抑制短沟道效应和抗热载流子效应是十分有利的 ,而此种结构对热载流子的敏感 ,使器件的亚阈值特性、输出特性变化较大     

B_2O_3掺杂对Ba_(0.6)Sr_(0.4)TiO_3/MgO陶瓷介电性能的影响

采用XRD和SEM对B2O3掺杂Ba0.6Sr0.4TiO3/MgO(简称为BSTM)陶瓷致密化行为和介电性能进行了研究。结果表明:掺杂适量B2O3可明显降低BSTM陶瓷的烧结温度,在1480℃时即可烧结致密化,比未掺杂的BSTM陶瓷烧结温度降低70℃;掺杂量不同,则B2O3在陶瓷体中的存在形式不同,引起其介电性能相应变化;1480℃下烧结,B2O3掺杂量为0.8%(质量分数)时,10kHz下测得试样的εr为138,tanδ为0.0034,εr可调率达12.6%(3MV/m),性能有所提高。     

机顶盒软件中UI模块的设计与实现

分析了机顶盒中UI模块与其它相关重要模块的关系，提出了机顶盒UI设计中的设计重点，并给出了UI模块的设计思路与流程。     

不同界面层对HfTaON栅介质MOS特性的影响

采用磁控溅射方法,在Si衬底上制备HfTaON高k栅介质,研究了AlON、HfON、TaON不同界面层对MOS器件电特性的影响。结果表明,HfTaON/AlON叠层栅介质结构由于在AlON界面层附近形成一种Hf-Al-O"熵稳定"的亚稳态结构,且AlON具有较高的结晶温度、与Si接触有好的界面特性等,使制备的MOS器件表现出优良的电性能:低的界面态密度、低的栅极漏电、高的可靠性以及高的等效k值(21.2)。此外,N元素的加入可以抑制Hf和Ta的扩散,有效抑制界面态的产生,并使器件具有优良的抵抗高场应力的能力。     

基于Web的实时远程DSP实验系统

实时远程实验系统的研究是现代远程教育研究中的一项重要内容。基于web的实时远程实验系统采用B／S的结构，远程控制真实的实验仪器和设备，并对实验数据进行采集、传输。文中详细描述了构建一个基于Web的实时远程的数字信号处理器（DSP）实验系统中的关键技术和开发过程。该系统结合现代网络技术和数宇信号处理器技术，采用多用户分时调试的机制，设计并实现了专用的实验硬件系统和软件系统，提出了构建远程实验系统的标准化框槊和实现方法。     

一种RFID标签芯片数字部分状态机的设计

介绍了符合ISO/IEC15693标准的RFID标签芯片数字部分的基本架构。设计了一种符合ISO/IEC15693标准的RFID标签芯片数字部分状态机。采用Verilog语言编写了程序,用Modelsim5.7进行了功能仿真,并用XilinxFPGAXC3S200进行了下载验证。该电路可应用于符合ISO/IEC15693标准的RFID标签芯片的数字部分,对其它标准的RFID标签芯片数字部分的设计也有一定的借鉴作用。     

基于ADSP-BF537的视频SoC验证方案及其接口的设计

视频SoC规模的飞速增长,给FPGA验证带来很大挑战,大容量外部SDRAM以及更多的外设模块的采用,不但增加了硬件复杂度,也给相应驱动程序的调试带来很大难度。为了全面有效地进行FPGA验证,提出了一种在SoC验证平台中,利用ADSP-BF537作为处理器的验证方案,并重点介绍了ADSP外部Memory总线和SoC系统总线(AHB)转换模块的设计。该方案已成功应用在深圳艾科创新微电子有限公司的某款视频SoC项目中。     

高频RFID读写器射频模拟前端的实现

射频识别(RFID)系统主要由RFID读写器和RFID电子标签两部分组成.给出了高频(13.56MHz)RFID系统中读写器射频模拟前端的电路设计,符合ISO/IEC14443 type A/type B,ISO/IEC15693和ISO/IEC18000-3中任一个标准的读写器芯片设计均可采用,设计工艺采用了中芯国际0.35μm 2P3M混合CMOS技术,并给出了Cadence环境下的仿真结果.