A wideband low power low phase noise dual-modulus prescaler

This paper describes a novel divide-by-32/33 dual-modulus prescaler(DMP).Here,a new combination of DFF has been introduced in the DMP.By means of the cooperation and coordination among three types,DFF, SCL,TPSC,and CMOS static flip-flop,the DMP demonstrates high speed,wideband,and low power consumption with low phase noise.The chip has been fabricated in a 0.18-μm CMOS process of SMIC.The measured results show that the DMP’s operating frequency is from 0.9 to 3.4 GHz with a maximum power consumption of 2.51 mW under a 1.8 V power supply and the phase noise is -134.78 dBc/Hz at 1 MHz offset from the 3.4 GHz carrier.The core area of the die without PAD is 57×30μm~2.Due to its excellent performance,the DMP could be applied to a PLL-based frequency synthesizer for many RF systems,especially for multi-standard radio applications.     

多标准视频硬件解码器的存储器地址映射方法

提出了一种支持多标准视频的存储器地址映射方法,用一个简洁的公式把视频图像映射到DDR SDRAM的存储空间.该方法兼顾运动补偿模块、去块效应滤波模块(或重建模块)和显示模块的不同需求特点,通过充分减少DDR SDRAM非读写命令的额外延时,达到较高的存储器接口效率.     

A fractional-N frequency synthesizer for WCDMA/Bluetooth/ZigBee applications

esented.     

多标准视频解码可重构分像素插值结构设计

在各类高清视频解码过程中,分像素插值是计算最为密集的处理环节之一.针对已有分像素插值结构在兼顾性能与灵活性方面所存在的不足,提出一种适用于多标准视频解码处理的可重构分像素插值结构设计.通过分析不同标准的插值计算模式之间的共性与差异,提出一种新型可重构并串混合滤波结构,其中的数据传输通路、输入/输出数据模式以及滤波计算单元均可进行动态配置,能够支持包括VC-1,H.264/263,AVS和MPEG-1/2/4在内的多种视频标准.实验结果表明,该设计能够完成多标准实时HDTV 1080 p(1920x1088@30 fps)视频解码;同已有工作相比,该设计在同等硅片资源下能够支持更多高清视频编解码标准.该设计目前已实际应用在一款多媒体SoC芯片中.     

一种通用的低成本QC-LDPC码译码结构

提出一种通用的QC-LDPC码译码器架构.该架构采用一种特殊的绑定结构和一个可配置的循环移位网络,实现了多码率变码长的LDPC译码,可以应用在多标准数字通信系统中.同时,该结构使存储单元的利用率提高了13倍.提出的可配置数据交换网络可以使存储单元和运算单元之间的连线规则化,降低了连线复杂度.基于该结构,本文实现了符合中国数字电视地面传输标准DTMB中LDPC译码器,在SMIC0.18um标准COMS工艺下,芯片面积约为8mm2;在时钟频率50MHz,迭代次数15次,8比特量化的条件下,吞吐率可达91Mbps.     

一种基于多核流水的多标准视频编解码器体系结构

多标准已成为视频编解码器的发展趋势,这给系统设计带来了性能和灵活性双重的挑战.根据视频标准间算法的异同点,提出并实现了一种多标准视频编解码器芯片的体系结构,支持包括H.264/AVC,AVS和VC-1的多个标准.系统级采用了基于宏块的多核流水线结构,在保持可编程性的基础上显著提高了系统级的并行度.模块级进行了详细的软硬划分设计,可配置的专用数据通路用以加速各模块的特定运算.VLSI实现表明,芯片面积仅为961kgate,且能保证NTSC(30 fps)和PAL(25 fps)的实时编解码.     

集中供热(冷)评价方法研究及其应用

本文通过多标准分析方法,从三个方面--事业性、节能环保性、舒适防灾性,评价了日本现存的66个集中供热(冷)系统.从以上三个方面的相对重要性来讲,最强调的是商业利益;然而从评价项目的相对重要性的角度来讲,最强调的是热负荷(A5)、综合性能系数(B1)、4.186 8 kJ热需要量所相当的蓄热槽容量(C1).综合评价中5种类型的优先顺序是3,4,1,2,5.22%的样本的评价结果是好的,而6%是不好的.另外,与单纯的线性求和的结果相比较,证明了多标准的综合评价结果是正确的.根据这篇论文提出的评价结果,我们可以找出现存的集中供热(冷)系统存在的问题和相应的改进方法.     

多标准视频解码器顶层重用机制的设计与实现

提出了一种可兼容多标准视频解码的顶层重用结构,以满足多标准视频解码芯片的低成本设计要求.从顶层解码结构、语法元素解析、参考帧管理、码流缓存区管理等方面进行多标准视频解码顶层重用机制的分析,并给出设计的具体实施方案.最后通过c model验证了设计方案的可行性.     

A reconfigurable passive mixer for multimode multistandard receivers in 0.18 μm CMOS

This paper presents a reconfigurable quadrature passive mixer for multimode multistandard receivers. By using controllable transconductor and transimpedance-amplifier stages, the voltage conversion gain of the mixer is reconfigured according to the requirement of the selected communication standard Other characteristics such as noises figure, linearity and power consumption are also reconfigured consequently. The design concept is verified by implementing a quadrature passive mixer in 0.18 μm CMOS technology. On wafer measurement results show that, with the input radio frequency ranges from 700 MHz to 2.3 GHz, the mixer achieves a controllable voltage conversion gain from 4 to 22 dB with a step size of 6 dB. The measured maximum ⅡP3 is 8.5 dBm and the minimum noise figure is 8.0 dB. The consumed current for a single branch (I or Q) ranges from 3.1 to 5.6 mA from a 1.8 V supply voltage. The chip occupies an area of 0.71 mm² including pads.